|
力成科技資深副總兼研發技術長岩田隆夫表示,“這項3D IC與TSV技術的整合完全符合力成科技業務與技術上的策略。我們致力於為全球頂尖記憶體業者提供先進的記憶體封裝與測試服務,採用最薄到50微米的晶圓與優異的黏晶技術,能在一個商業化封裝內堆疊8個晶方,可應用在智慧型手機產品上。此外,我們也一直致力於開發16晶方及以上的堆疊封裝,維持低封裝組合。同時自2007年起,力成科技也持續為邏輯客戶開發SiP(System in a Package, 系統級封裝),以打線接合(wire bonding)與表面黏著技術(Surface Mounted Technology, SMT)的方式組成包括WLCSP(Wafer Level Chip Scale Package, 晶圓級封裝)、Flip Chip(覆晶封裝)與被動元件等封裝方式,例如應用在可攜式行動元件上的系統模組。為了產出低成本高效能的3D IC整合元件,力成科技參與這次與Elpida以及聯華電子的合作,期望為半導體業界的演進貢獻一份心力。”
% j ~- `; n u
- s. B, J: v* R% H$ m; [! @聯華電子副總暨先進技術開發處處長簡山傑表示,“聯華電子為服務客戶,一直積極追求尖端的技術解決方案,成果卓著。在2009年10月我們成功產出40奈米製程高效能客戶產品。而在28奈米製程方面,我們的後閘極(gate-last)高介電係數/金屬閘極(HK/MG)研發預計在2010年年底即可準備就緒,進行客戶矽智財驗證。隨著CMOS製程微縮帶來的技術與成本上的挑戰,採用TSV技術的3D IC便成為摩爾定律之外的另一個選擇。然而,需要3D IC TSV解決方案來生產次世代產品的客戶正面臨多項挑戰,包括標準化、供應鍊基礎架構、設計解決方案、熱應力、封裝測試整合以及成本問題等等。身為3D IC整合解決方案的晶圓製造廠,我們非常高興能與Elpida公司以及力成科技合作,針對各種不同應用產品,共同開發一個完整的TSV整合解決方案。運用聯華電子尖端的28奈米邏輯技術與邏輯設計介面、Elpida公司的DRAM/TSV技術以及力成科技的封裝與測試服務,這項合作將能使聯華電子為客戶的3D IC設計提供完整的解決方案。”同時,聯華電子也將支援使用其他TSV方法的客戶,透過與現有封裝夥伴合作,積極發展解決方案,滿足其他客戶的需求。2 G/ w# D# ?- ~- m6 a+ h" u
, M' ?+ q3 |1 h' c
使用TSV技術整合DRAM與邏輯技術之後,預計其提供的效能,將能滿足行動與可攜式電子產品3C功能不斷整合的趨勢。這項合作將能促進完整解決方案的開發,其中包括Logic+DRAM介面設計、TSV結構、晶圓薄化、測試與晶片堆疊組裝。這項技術預期能增加成本上的競爭力,改善邏輯良率效應,並且加速進入3D IC市場的時間。 |
|