regulator noise

sillier

採用了bandgap的輸出作為regulator的參考，
bandgap的power net和regulator的power net是同一條。
當regulator的輸出有一些電流負載的時候，power net的電壓會下降。
" l! T/ K8 b/ E- i, ^結果bandgap的輸出跟隨power net的電壓也下降，造成了regulator的參考點變動。
4 p: `0 P1 ^( O8 b) {7 B6 g6 s最後反映的就是regulator輸出電壓變化比較大~

4 g$ H% C) L, s7 Z想問下大家做regulator的時候，怎麼確保bandgap的電壓不變呢？
% `3 U$ W& t2 n- X  K# M
# h" W: O; y' N9 a/ K0 pPS：如果說bandgap的PSRR不夠，我覺得不大可能。關鍵是regulator負載在trans很大的時候power net電壓下降比較大，bandgap回到正常值的時間比較大，如果這時regulator負載又出現大電流，bandgap就一直回不去正常值。

finster

首先,你要先確保你的Bandgap電路的最低工作電壓需在regulator的最低工作電壓之內,甚至是電路規格中最低的工作電壓
4 X( v( {0 L. z; q& O再來是你所設計的Bandgap電路要在最低的工作電壓到最高的工作電壓皆能夠輸出穩定且無變法,或者變化非常少的Bandgap電壓

我猜這兩點你應該都沒有去考量過,以致於會有這種問題
另外一點就是Bandgap電路的使用,有些Bandgap電路對於工作電壓的變化會有一些影響,有些影響較少
6 {! B2 e2 A0 m7 G5 s) W而這點的差異也會間接影響到Bandgap電壓的變化
舉個例來說,用0.35um製程,工作電壓在3.0V ~ 3.6V
那Bandgap電路的最低工作電壓至少應在2V左右就要能夠輸出穩定且無變化的Bandgap電壓,也就是說Bandgap電路的工作電壓是從2V ~ 3.6V均要能夠正常工作
這是作為linear regulator or dc-dc架構中一個較為特別的考量

alab307

我想那就是你的Bandgap的特性太差
Bandgap的line regulation (PSRR) 一定要夠好
. [* L* ]- S3 o1 C4 A$ b
例如VCC 2.5V-5.5V, Vbg變化<< 1mV
我做的都是這樣

yuchung

我覺得你首先要先解決power為何會下降很多!
. s0 h- [& V% `0 v1 y) S是Leffect大? 還是power line畫太細導致R值大? 還是Decoupling caps加的太少? 或是Current return path跑的太遠?
6 d9 j7 T0 J& J$ n; _' z( |上面的問題先確定都有考量到了再來考慮Bandgap的PSR+
基本上Bandgap的設計一般spec.要符合1kHz以下的PSNA小於-72dB(即PSR+>72dB)
4 f, W- i5 y$ ]而高頻的PSNA則小於-40dB
- `6 i! X& s* |4 z# A" i一般如果你的power有考慮到之前說的那四項
那power上的抖動大概只在幾十mv上下
以高頻的PSNA小於-40dB(即百分之一以下)
那bandgap只會有零點幾個mv的抖動

, h  s( W5 \, O8 r至於你在PS內說的
"關鍵是regulator負載在trans很大的時候power net電壓下降比較大，bandgap回到正常值的時間比較大，如果這時regulator負載又出現大電流，bandgap就一直回不去正常值。"
" t* \" ]& z; v( ^0 K, D 只要你高頻的PSNA小於-40dB
那bandgap即使回到正常值的時間較久(這要看time constant)
; F+ M( s3 o+ e, w4 }( M也差不到1mv
即可視為幾乎是dc輸出
. ]4 Q& {  |; s% d0 o
. ?( [6 Z% K# c6 e" E至於板主a所說的
$ H, I$ O& F, \. f, q3 U我覺得有點誤解
# Z' `- {7 g( A6 ], _) {* sline regulation是掃DC的結果  
要討論line transient要參考掃AC的PSR+的結果
  e/ w0 D) h6 l( z, o. Z
5 Y3 `4 U1 O# }5 p4 [0 z  N# n0 J[ 本帖最後由 yuchung 於 2009-5-2 06:48 PM 編輯 ]