|
首先,根據你提供的圖片,此為single-ended input架構。確實如你所述,當ADC進入comparison mode時(φ无效),比较器的正端的电压靠电容Cp上的电荷维持一個跨壓(delta voltage)為”com”。此效果跟直接用DC couple方式把inp端與com端相將是一樣的功能。
' t0 N% V7 B9 f, N `
6 F2 @0 A* E: {, j1 q+ ?然而,無論有沒有透過swith將inp與com相連,”Cp”是一定會存在的,因為通常Cp所指的是寄生電容(parasitic capacitor),此電容是由比較器電路的輸入端電晶體所貢獻。0 m- ]4 p v7 e: S9 U: P
' ^& N6 g5 `/ w
同理,故理論上,inn應該也要有相同的一個Cp電容。但在inn上面的Cp電容,就是一個非常重要的考量,因為根據電荷守衡,inn端從sampling mode至comparison mode的過程,inn端將有部份的電荷會由Cp貢獻,故inn端於comparison mode(即floating)下,假設電壓為Vx,Vx將受Cp影響而稍微比理論值(不考慮Cp情況)低。 x; V' N, Q2 _0 ?
7 i$ U6 T3 X6 V* ]: g而且,比較器的雙端輸入(inp與inn),若用MOS實現,此input differential pair會受到process mismatch的影響,導致兩個MOS彼此的threshold voltage會有誤差。故比較器的”雙端輸入的差”將會有一個offset voltage產生,若希望將此offset voltage降低,就必須將differential pair的size增大,同時Cp亦隨之增大,這將使得inn端於floating時,其Vx將比理論值下降更多。
; I4 q0 |5 E3 r D( w4 r' e為了解決上述問題,讓comparator的input differential pair尺寸可以維持夠小,以降低Cp。那就必須額外搭配input offset storage或output offset storage技術,來消除input differential pair所造成的offset voltage。 |
|