opa設計問題

snola

請教一下板上的高手

( P9 z4 _2 p# W0 _+ R  A通常再presim上作完一個opa
可是每當做完layout完時作postsim都會在每個節點上多出雜散電阻跟電容
7 v8 ]  k9 @- `0 R' }/ Z這通常使得opa的output common mode voltage會漂掉
% b+ t  k" n& X5 B: m8 h在做twostage opa則會更明顯
常會使第二級進入到triode
, E3 J: g$ p. [7 `0 R7 C& o請問一下板上的高手在presim時自行所加的雜散電阻跟電容的值都是多少比較合理?

herokobe

或許樓主可以先看先前layout所萃取出來的電容跟電阻值分別為多少，C+CC+R，
然後再把這些值掛回去原本SPICE電路，然後再跑presim會比較好一些。

snola

可是問題就是postsim取出來的電容電阻代號與節點過於雜亂, 所以無法辨別是屬於哪點的雜散電容與電阻

herokobe

據我所知應該只要在輸出節點上掛負載即可，樓主可以先看看電路有幾個輸出節點。

chungming

common mode跑掉
你有做common mode feedback嗎?
differential output通常都要做

( E" k7 T+ W  `若你是single ended架構
6 n; Y+ C7 V  ?4 B. N4 Y使用負回受再看看是不是還在triode region.
7 ^+ Z; M0 s3 \+ j+ N4 W/ Z
還有要注意op layout的對稱.

yuchung

理論上一般的OPA是還用不到common mode feedback
你post-sim 的 common mode voltage會跑
1. 是否用舊的process卻沒給AD AS PD PS這些參數值
有些size比較大的OPA沒給這些參數值其偏壓確實會變!
因為I-V curve跟這些參數值有關  
而這些參數值的default value又很小
1 q$ K/ j' Q2 ?9 A" a/ X
但如果你用的是有PDK flow的
那cadance算出來的還算接近(即可排除是此問題)

9 A$ O  {+ T! S1 C7 W另外從改善layout下手
1 M. I) c& U$ D( i1. Rounting 的metal wire是否太長或是太細導致R值增加
' _5 `+ K; s' {# L" o( u7 ^, _(這是tapout後才看的出來的)2. Current mirror 是否沒matching導致電流倍數改變
2 d4 J$ q# T/ J2 ?' q3. Contact或via打的太少導致R值增加