IC上客戶板子Fail的問題

yhchang

工作兩年常常遇到 公司的研發高階主管飛國外  解客戶的Bug
9 H5 l- f5 {+ O0 q原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS  但是往往一上客戶板子就出包

' w  N$ U8 H$ v* m1 `* _+ Y我自己是覺得可能有以下幾個可能
1.  IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
1 e% F) f8 v6 ~) |- t* B) A8 k8 v2.  Board Level的 ESD或 EOS Fail
3.  板子上的Chip間 EMI的互相干擾

我的疑問是   
2 P1 ]  s: J! B, Z1.  除了以上幾個情況外  還有什麼情況也會發生 在客戶的Field(板子)會Fail?
1 b; n* k/ x. t4 T$ o* @2.  如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
3.  有沒有什麼方法可以事先驗證或模擬 客戶的環境  讓我的IC上到客戶的板子也不會有問題?