|
|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
9 d3 D9 P; S. Z7 f0 ?- e原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包: M! e3 |& J5 N$ m: w/ P! Y
+ m. M& X0 n% g) R; H: u3 [
我自己是覺得可能有以下幾個可能
$ ^6 i3 w8 k* o" ` Q5 C1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題( r8 ~3 `! \0 N+ g
2. Board Level的 ESD或 EOS Fail
" ~) h k& h# w* X o* j3. 板子上的Chip間 EMI的互相干擾
+ w4 E2 D, b5 j/ m5 M, }5 p$ n8 p7 _
我的疑問是 / M; E7 ?9 S& p9 C# g) f
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?! V) s6 r. t5 Y( }, T+ W) q8 ?. E
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
' ^0 x; i+ T8 {7 Y9 @! K3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|
IP卡
狗仔卡
發表於 2008-1-18 01:44:11
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡