|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug! e2 R) `, w$ @8 B9 T& j F3 s
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包" ]5 Z7 T: s" _1 N! u/ T- J k6 n( v
& U$ K) I- N# l. s* c
我自己是覺得可能有以下幾個可能 Y, E4 o# O* n1 W4 R4 W2 q
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題$ [2 X! a- Z0 o7 Q0 W
2. Board Level的 ESD或 EOS Fail' ], R1 S6 o" w$ F5 D( g$ E) A
3. 板子上的Chip間 EMI的互相干擾
, t- N" x! U# X8 C! b9 v& c. D$ Z @' F7 f) d: Q
我的疑問是 ( j& G8 e. X' G# Z/ x
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?" p+ t0 I8 a8 X! n6 f
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
; [, |" a5 M# y! W4 V) A3 D6 o3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|