|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
, p) K+ k8 D4 k& w0 x# b) H原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包8 l* t, ?. }8 ^* U+ ^3 g7 i
" C n$ t& R0 z% N
我自己是覺得可能有以下幾個可能
3 ^! g. l, y! N* |: M7 \, m3 S7 y1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題/ \4 k) a0 s) l% I1 a
2. Board Level的 ESD或 EOS Fail* ?+ q2 K J* O: a, l0 v0 G
3. 板子上的Chip間 EMI的互相干擾# H4 g: _0 ?" i/ \" o1 r$ n! S
% W% e3 \# D2 L& k& B- D! D我的疑問是
! f* D p- `1 w+ b' {1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?$ g' z/ K4 j3 g1 \3 d! i
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?7 q8 h; Q& j: M" L
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|