|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug: M# Y- g; O: m8 V+ ]
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包
( R# k: ], B. U M' z
) W; ^' ^+ }* S- p我自己是覺得可能有以下幾個可能
: |. w8 h% L9 _ k2 A" Q2 m1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
! F2 _4 ^% U1 _7 c2. Board Level的 ESD或 EOS Fail/ ^5 y) {2 l1 J
3. 板子上的Chip間 EMI的互相干擾$ m. J) Z* c, h; L
7 E7 b% |" A' u8 m# k
我的疑問是 1 |, r% E7 d5 f4 q5 P/ p: }' R* d
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?0 z! \6 J# ~* R
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?3 x! w) J+ p) ^* B9 R
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|