Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7407|回復: 4
打印 上一主題 下一主題

[問題求助] DRC 出現的錯誤

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-1-6 23:58:36 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
在DRC時有兩個錯誤不知道如何解決,又看不懂希望能給我解答。; d$ h0 C0 i+ W) d) O0 {
謝謝!!5 }' i; v$ |8 m4 A
1. PO.R.1 { @ Min poly area coverage < 14%6 v" M5 G% C8 a. z8 T. P# F2 }: k/ U
   DENSITY POLYI INSIDE OF EXTENT < 0.14 PRINT POLY_DENSITY.log
3 P. s2 w% V- u/ r" W}
6 S6 X6 E- i6 B0 `9 x4 K0 U2. M1.R.1 {@ Min M1 area coveger < 30%
. O( o1 Z+ K: f   DENSITY M1I INSIDE OF EXTENT < 0.3 PRINT M1_DENSITY.log
! |& s: c6 ^! `/ b& F/ |. h0 I9 i}
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
2#
發表於 2008-1-7 00:24:58 | 只看該作者
如果你是要下晶片,那最後有多餘的空間上補上poly &metal1即可9 `) N% l. d- j/ U" r
如果你不需下晶片,那這個跑DRC時可以忽略% W7 F6 s6 e$ S0 t+ l
PO.R.1==>poly面積佔總layout 小於14%. Z* N* B% o: d1 Q4 {5 ^- G3 A8 U: O5 r
M1.R.1==>metal1面積佔總layout 小於14%
3#
發表於 2008-1-8 09:54:33 | 只看該作者
說的沒錯,但好像有筆誤:5 X% u) Y6 w/ B, c2 w
M1.R.1==>metal1面積佔總layout 小於14% ---> 小於30%
4#
發表於 2008-1-8 17:08:51 | 只看該作者
一般 POLY & MT1 density 不夠應該是 whole chip device 不多造成,如果 chip 還有面積的話,建議加一些 VDD<->GND MOS CAP ,如此可以同時提高 POLY & MT1 density .
5#
發表於 2012-2-3 19:05:14 | 只看該作者
小弟的淺見...0 v, w( [( e7 b
這應該是poly與metal的density的問題....
; T( c' ^% v! m9 v+ p2 K% {* XPO.R.1==>poly面積佔總layout 小於14%/ o- Y1 }) I! f$ }/ T2 N# ]* m
M1.R.1==>metal1面積佔總layout 小於30%
1 B5 h2 s' Q' @/ j5 v5 }# I好像增加poly跟metal1就可以解決的樣子
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 09:06 AM , Processed in 0.102006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表