一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis

不知道是不是我給的訊號有問題:  
.op
& ~/ V' K  x  R/ c7 Y- q5 v* n.probe v(data)  v(clk) v(q) v(qb)
& Q" u2 b: L0 Z5 o. w.tran 0.1n  50n
0 {" V1 u! J5 L4 V! J

Vdd                VDD!        0        dc        3.3
Vss                VSS!        0        dc        0

vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
' {2 t: W% d9 Q; T* X9 u: Kvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
( g$ b+ [  A5 z$ A9 Q. e5 a
. ?9 F% X. ?' D( @
請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
' g0 E$ O3 D( v! C+ K- `這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
7 t7 v* f/ C$ [8 B參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

看來是我的時間設定的問題
* @. m& l; O( J  r( G
" F0 ?2 K' w8 O; M& g1 J謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^