如何減少RC效應?

breaking622

小弟我在畫BANDGAP的電路,不過畫出來去看他的波形和原本模擬HSPICE的波形差很多!

, F; }9 d7 v9 o- }所以在想說會不會有可能是RC效應造成結果.不過我不是很懂LAYOUT上的一些物理效應.

希望有人可以幫我解答一下.也希望可以知道在畫一個LAYOUT上他的跑線該怎麼跑會比較合適!
4 U- q' g+ t) R9 F$ k
謝謝!

breaking622

這是我的電路圖和LAYOUT圖.

& s2 _0 B1 G* ?8 ?$ @" ?9 h
我有想要看LPE,不過我看不出來他的排序.
2 J/ c  Y. \7 c% W2 ]
1 h, N' n$ l. [8 M& Y* p7 D& g6 X謝謝各位高手給我這麼多建議~~

breaking622

1.因為BJT上一些元件是要接在一起的,所以才這樣畫.因為小弟也不知道還可以怎樣去接線.
% d% k& u6 X3 I) i$ `. s請問大大有什麼可以建議我去修改的呢?

  f1 Z! _9 m* \' i2.為了要避免圖中間交錯線太多,是否要把整個電路從新排列過呢?

3.抱歉,因為真正的電阻值我沒有打上去.因為身邊沒有此電路圖的電子檔,
所以上面的元件都沒有尺寸.
3 [# U, x# _. E8 F" T+ Y) j1 S+ d8 g" Q% y3 j
6 A2 J$ |* V3 J  p9 a9 V- P3 ^% m' E4.電路圖不是正確的是指??這個電路圖沒有任何功能??

" D8 \' R' ?4 b- D5.VREF是再電阻的第二根
0 X0 O8 B5 j$ i0 c# Q1 C4 L
6.想請問大大,該怎麼去看他哪一個區塊的RC效應比較嚴重??
  所以小弟我也不知道哪一部分的RC效應比較嚴重.
% D- `/ w2 R+ v6 g. O% t! B5 h9 t我知道把它萃取出來去RUN HSPICE之後可以看到一大堆的R值和C值,
( N3 A, r8 v3 |3 C5 u不過我不知道該怎麼去找那些是在佈局圖的哪裡.

4 ~! w# o" @4 Y7.我標M2的是 PMOS   M1的是NMOS ,路徑太長我在想把法去把它縮減.
: V, W1 c1 Q1 l' }

謝謝大大的解說!!

breaking622

想請問大大~~~~該怎麼看LPE檔裡面的電容排序??