DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
& m2 ?$ E; n3 T& bDENSITY POLYI INSIDE OF EXTENT < 0.14
$ y; C2 x* z# ipoly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808

" C( t7 `0 k, g6 \9 [( Q8 K  v! G: }% E2、M1.R.1 {@ Min M1 area coverage <30%
5 a8 U/ m& w8 l# ]+ gDENSITY M1I INSIDE OF EXTENT < 0.3
M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681
5 H0 p% k6 v4 X( i8 U
3、M２.R.1 {@ Min M1 area coverage <30%
DENSITY M２I INSIDE OF EXTENT < 0.3
* e$ u2 \  |% QM2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737

9 F- L1 E) z3 \! p! m0 b9 x
最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
大家幫幫忙，一起替我解決一下唄
3 a% w/ o* J- M# ~  }+ x謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
. x1 r: h0 M2 o) C/ R! A' b  k6 \7 ^其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
等到上層整合時,再一次補齊.
高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
" h  ?* @9 b; w9 l等到最上層整合時,再一次補齊
或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
讓光罩公司去補

u9513349

area coverage <14%
8 s1 B/ A* z  g  r6 ?. F* M
area coverage <30%

在drc來講是正常的(那是當作業,非下線)

如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ