DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
DENSITY POLYI INSIDE OF EXTENT < 0.14
poly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808
9 |5 X2 C  `: v% g; ~9 u8 c8 h
; u: |1 [  |1 V, v+ }% ?) K2、M1.R.1 {@ Min M1 area coverage <30%
& o0 R" ?! _5 BDENSITY M1I INSIDE OF EXTENT < 0.3
M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681
$ B& ^; h- ]( \& x6 R: V
3、M２.R.1 {@ Min M1 area coverage <30%
6 z1 n7 a$ z5 Y( Z7 P/ ]1 ZDENSITY M２I INSIDE OF EXTENT < 0.3
2 W$ B3 T( N& @# V2 [$ L: QM2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
+ K* y& g- u" ?( F2 ^

0 Z  Y6 \. G, ]最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
6 x) Y* T; w, w$ ]+ z2 H大家幫幫忙，一起替我解決一下唄
. N8 y5 t" c- ~1 N- Z謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
! a0 v# k4 C1 w5 A1 Y其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
等到上層整合時,再一次補齊.
高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
+ M, t/ r, t8 q- O& O  G( F等到最上層整合時,再一次補齊
& a8 l! p  E) l; R或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
- q# }. Y8 l: J) [) ~5 }讓光罩公司去補

u9513349

area coverage <14%
& P" H- e3 S$ s4 x
1 O- c; K' o* L: [0 e, varea coverage <30%
, R" @# d7 ~' G% i
在drc來講是正常的(那是當作業,非下線)
$ K' t/ D( S& d* h0 D/ `; c, S
6 F, h& [8 ^) e如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ