Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6136|回復: 9
打印 上一主題 下一主題

[問題求助] op單級放大器layout之問題?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-12-8 17:44:34 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
前幾天Layout op的電路,在DRC執行時,發現錯誤訊息' t4 }: d% G, {% {* s  N; ~
也問過我們學校的助教們% U( @" w9 [* @
但重新依照他們的指式在畫過' ?3 b7 l/ U/ j/ Z+ ?/ T: V

, K+ Q* q0 T( ?: N依然還是一樣的錯誤訊息!
5 a9 _) {* e% ]/ m. ]' y) y/ s. @" e9 s! }
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
: a4 n( ~, ]  O+ O& V0 n這個問題一直指nmos的那顆電晶體的問題7 r( e9 Y+ i- \6 b; U, L# C" I( s
我也問過其他老師、他說要拉超過20um+ s9 R" n4 `) Y" e1 j" ^3 S/ D
但我不清楚、是要拉nmos與電源的長度要超過20um嗎7 w8 K5 s9 t- P% b* U8 x

+ E0 ^- q& ?6 b, g. K( t* O類比電路果然難理解
8 f  [  Y! n9 Y6 l0 I* S! _1 z2 X3 B2 K! M# Z7 |
希望大家能幫幫我的忙唄!!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-12-8 19:38:17 | 只看該作者
其實很簡單就是,就是P-well中的P+ OD要與NMOS的N+ OD   間距   要有20um以上。
# @( V5 |- r' |1 R在錯誤訊息已經很清楚說是space了。try看看吧。我覺得你的教授可能誤解了,或看錯了。
3#
發表於 2007-12-8 21:53:26 | 只看該作者
try 看看畫20um的間距,如果不行在做討論...........。
4#
 樓主| 發表於 2007-12-8 23:06:51 | 只看該作者
P-well中的P+ OD要與NMOS的N+ OD
( r/ C' Z5 c3 G# u/ K+ z3 Y% ^. f( \2 e0 n! V
這個我有點看不懂是什麼意思!( c4 O3 {+ R8 W$ x5 x. I
可以在詳細講明白一點嗎!!!
% O' O5 w" M# z7 l
0 @" A1 B- |( r0 N. O4 @6 }) J1 uOD是什麼意思?
5 R9 v6 U6 y1 ^% pP-well不是nmos的p基體嗎?
3 K- w$ r3 Y! h* z" Z. C: B* k, c% c9 b1 m# V
不好意思!現在還是初學者、所以有一些專有術語看不懂!!!
5#
發表於 2007-12-9 02:54:26 | 只看該作者
這條是check latch-up的drc rule
+ |$ U$ @& C. P9 C5 h# S* p是說你的NMOS在20um內必須要有body_contact(subtract_contact)7 z- m+ D( m$ n9 _1 j" b6 k8 n
20um半徑圓內打幾顆P+_contact9 u  s1 ~4 q+ U" z
就會解掉這條了
6#
發表於 2007-12-9 13:49:51 | 只看該作者
OD=Active=Diffusion$ Y( X  c( d: J2 F' m9 j1 j9 T
9 w) a0 ^- w4 G! }+ s
在NMOS半徑20um以內畫上,P+ OD(P+ &  Active)就好了。
7#
發表於 2007-12-10 10:35:05 | 只看該作者
應該是body or base 離的太遠7 A4 x7 e) H0 i6 R* k
要在20UM內 以PMOS 而言 在NWELL 內
$ h/ p  k  d8 z6 {( {- G加 N+DIFF ㄉ地方
) q% }4 i# S6 L* V0 r% B7 C" P
0 X1 H( V7 J  W0 D7 e6 X0 t& f以NMOS 而言 即是 P+DIFF ㄉ地方
8#
發表於 2007-12-12 14:00:46 | 只看該作者
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
3 i6 ]1 k! m. w2 r7 R就說明要小於20um了,怎麼會要拉超過呢?
0 H0 F1 P5 U( J1 ]% `) T) W簡單而言就是pmos用n+ring圍起來,nmos用p+ring圍起來是最保險的。
9#
發表於 2007-12-14 16:35:00 | 只看該作者
表示你的BULK   OD  離 MOS OD 超過20UM# p2 y* X8 ?+ O" q0 C% U4 D
但是BULK上面一定要打CON. 且MOS OD上也是要打CON." c6 }" z# X8 Z, T0 p
這就是樓上說的LATCH-UP的問題
10#
發表於 2007-12-22 18:23:19 | 只看該作者
嗯~~~多謝大大講解的那麼清楚~~讓我這個門外漢~~~有更一層的了解
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 12:54 AM , Processed in 0.106014 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表