|
|
你可以看看謝永瑞寫的vlsi概論 這本繁體書的介紹吧@@% C+ Z1 ]4 W8 `$ H
最簡單的一句話就是：探討vdd與vss短路的現象!" s+ ?3 Y" z8 w7 [; Y: w5 y
因為電路裡面因寄生電阻而產生寄生電路，而從寄生電路中可發現若寄生電阻越大將會使得vdd與vss之間的2棵TTL電晶體導通電流越大，於是當非常大時 vdd到vss之間已形同短路，這時就稱為latch-up 。
/ O: z3 B" _5 ^" o. T書上有畫它的寄生電路給你看，你看了就懂了!+ ~3 Q# }; D, i3 O Q- O- g
而為了降低此現象發生的可能性，則是想辦法降低其寄生電阻，書上就有提到佈局中用5種以上方法的介紹!3 [) Y, E2 Q( M P( H; L
' m3 y+ V/ @ p0 I- B, }1 X" u
不過我很好奇的是，不管是什麼現象問題 ，最後不是只要看post-sim波形好不好 就行了?
$ _4 f7 n, |/ u8 P" l9 G如果發生latch-up或其它初學者所不知的現象，我想跑post-sim時波形應該就會明顯的有問題才對! 所以畫 layout就是要想辦法把post-sim給跑的好就較不用懷疑會不會還產生什麼現象，只是畫很大電路時 這layout技巧 就是最主要的學問了...
I5 G; a% G# ^( w4 D1 Q5 o2 W以上是小妹個人 看法，如有誤 請幫忙糾正 謝謝><
3 u) p8 ^. c2 o/ D( F
3 S" [1 F2 J- _( o# W) v另外像latch-up現象若發生，但你跑drc、lvs應該就不可能過了阿@@3 j' f0 ^$ S. ~. M1 P2 \
l- u, C3 u" A) J5 b4 D9 e. A
[ 本帖最後由 君婷 於 2007-11-13 08:47 AM 編輯 ] |
|
IP卡
狗仔卡
發表於 2007-11-12 23:30:34
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主