Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6501|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位學長姐好
! h6 I3 g6 p6 J+ c
5 g3 ~0 X5 P7 V: T; M' v+ J在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程$ U: G' w6 r$ T0 y. v' u
3 ?# U: ^3 t  n% Y  @. o  ]
也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,  C6 N& a0 S9 k2 k3 k
- Q* X: a9 c! B# b; d
在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備
$ x1 o1 [* g/ @/ |$ f! W% A+ ]8 G, g% w9 O" K& ~
還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以: H& h5 j& J4 M$ m" R5 N9 X
0 C3 q4 }1 N; V2 T; E
說明一下三層guard ring大概的圖層嗎  l5 I) E, C9 x' r$ ?6 J. Y

+ a+ t% E  _: `' o+ `謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率
9 |9 E7 D0 Y3 ?! o: Z3 r/ q' n( X1 _" O1 q
guard ring 是阻絕Noise 
1 L* s. y7 R  F! S4 j3 B$ N. k( y8 X9 l0 ]2 l8 d9 R% |: g8 N* j, b
一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法
) P7 v3 v& J" p! w0 ~一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來* o2 r+ B! `( Q( L& g& k/ k: x
,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,7 O" y5 ~: J: E7 X' j) Y7 I
一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
' D. C, C0 e" @/ o" Gbjt的元件,不過它的等效電路圖,我不太會畫.3 ]2 O/ F  M, d. F: q* o  i
以上是2個designer的說法,如果有誤,還請先進指教.
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,6 v/ V- r- i3 N  Z& ~0 Y
那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲,
( X9 d8 K2 Y4 E9 a  X/ b- v  m- ]楼主如果很想知道,可以看看那本书
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,0 r2 a( x. k# W: _2 z
高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可5 N% v2 T/ v0 s6 m
以調你們公司以前出過相同製程的案子來做參考,這樣就不會
! k! b9 U" t9 O那麼有疑慮了,DOUBLE GUARDRING就夠了。1 s& v% g' D* Q' e& J+ y! {7 s
忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題
" k; J7 J8 {1 a6 y2 a! P
# ]) O: K3 ]7 _, V0 y3 h) b: v$ W可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路. ]0 i" Y2 x$ v9 E+ q

& c7 s& U1 O' T8 T可以邊做邊學。
! r3 c- ^4 t# K5 w# t( B
' L8 z4 F) p- I, Y8 |$ Y謝謝學長的幫助
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。
9 z+ K. l( I% A9 ~8 P% S6 x1 k+ A
至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。; {) O" X  z. |' K% U+ E3 R

' z% ^0 I4 C5 n1 g. Jmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。$ v& w: I- l& ~$ ^! ^
6 f' |6 F% ?! n9 V0 n8 N% E
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up% ~0 e( k) }% v  J& k
要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 07:45 AM , Processed in 0.108006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表