Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7399|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位學長姐好. D4 Q% d: U- _8 K0 h
# `) B- {) c3 O/ h. z
在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程
$ F' Z  ^4 g1 W. q" n+ H5 o% d+ p& E# [6 G4 p9 R- P! H" X6 m
也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,; J8 g3 x5 j8 l/ V0 Q5 b) _

2 K: C( H9 S; P# r' O在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備
: \' w' l( I5 D
/ x% O4 q. g7 X還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以6 f0 q6 I/ V: q5 @2 D& z% S

  [* D) D0 n+ l說明一下三層guard ring大概的圖層嗎3 n6 s! a# b% a0 n
, \8 c8 p. R2 t9 V5 g  E9 v+ v! S: X9 [
謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率! j' F0 l: ?- E- h; O, Y9 }! u
( f3 |( _$ h" A* v
guard ring 是阻絕Noise ! n" C' K& Q9 M" G, |) A* Y

2 @6 A& C. j" w/ D, f0 W一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法
0 k8 F$ Q5 ^1 ]' f( L# b: }  Y一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來# [4 V2 q- x: v0 l
,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,
" b/ X# I/ J$ J& C. z7 q一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
) P: n( S; x- y% x! s5 zbjt的元件,不過它的等效電路圖,我不太會畫.1 c6 y' p+ K' F! j2 X6 X7 ^: }
以上是2個designer的說法,如果有誤,還請先進指教.
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,5 G3 N$ B3 i* o9 m1 }+ l" c- N
那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲,. S% t, d6 ]# |' m
楼主如果很想知道,可以看看那本书
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,
: S$ Q* i7 k8 B* c) Y高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可. J' ^7 i/ E8 A; P/ ]
以調你們公司以前出過相同製程的案子來做參考,這樣就不會& X7 W) ^& ^% ?' t# u
那麼有疑慮了,DOUBLE GUARDRING就夠了。( j6 U& @" ^, E0 {2 q: o, }
忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題0 T  R8 K3 L, P& @

; o7 u8 Q, Z, ~0 s' L; l可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路: ^0 d6 }+ b; X9 a0 F
! J1 y  I! |$ w0 z
可以邊做邊學。
# ?# `5 \; I& p" [# x) J1 A3 ]1 u' `8 Y/ u3 ^( N& S
謝謝學長的幫助
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。
9 r- }6 e. C; k$ w: E" d
* n, N# T  |7 z+ V至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。  P9 m& W! l( w

. e" ~, I4 o6 e( |  _+ L# fmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
9 G. V! U& m4 z/ |9 P
, S- b3 G2 i/ a7 E- r) K: ~[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up: @7 D0 s; f( ~3 V0 i+ }
要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-23 03:28 AM , Processed in 0.156000 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表