CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
  T$ C+ E5 {, V9 u+ A閘數隨著增加，伴隨所需之輸入測試樣本也就越
多，而如何在短時間內完成功能驗證(Functional
Verifi cation)就成為整個設計流程的關鍵所在。傳統
9 P2 D7 t3 M" t( I' E電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
' S0 p; V" ]6 \( y* H' l3 W, S方式需要用電腦去計算更多的邏輯閘，需要更多的
7 X1 l8 p: ^/ B) p6 u# n模擬時間，以致於模擬驗證成為整個設計流程中最
+ t0 l! M% k& a0 h3 v/ E費時的一環，進而成為設計流程的瓶頸。國家晶片
5 o$ e- T3 q8 @; Q系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
# p( }; S/ l: I6 [' wAptix公司之System Explorer-MP4CF硬體仿真平台
作為模擬加速器(Simulation Accelerator)，以提供
5 \! w. m3 X0 Q* k; I- E0 L1 H更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
仿真平台功能雖強大，但操作流程卻需整合了眾多
" S* M: F# ?0 x/ J, \1 \2 u1 I6 ?

遊客，如果您要查看本帖隱藏內容請回復

0 y: C- F/ z/ |1 U" i9 S1 _
5 a$ I9 |" n$ }5 n  c[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?

: o* K# ^+ G) ?" C看來附檔是國研院刊物的技術報告了

& o' H8 @- x: G: d$ ~# ~! ?主文是講 Aptix 這一台掛掉一半的平台
雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

5 V; e# C9 p7 I7 ?3 X- C8 V主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
提供了一個軟體可把這個IP給partition到這N棵FPGA
但整個design flow還是要靠ISE及FPGA synthesizer才能work
2 O& H( r  D2 B. x6 I整個flow感覺有點勞師動眾的
- A! Y; G2 B1 u0 Z6 ]
$ h' r9 M1 {$ J; [" w& ~2 x但若設計的IP真有那麼大也不失為一個選擇
; E9 F/ f2 F* h! {
  T: j- T- V- ]2 [' `$ G. s- W9 x  R只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
所以去學這東東的價值就很值的商確了
6 |/ j! c- n- Y3 X$ j
7 ?5 M! @: ~* \5 @0 v[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]