應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
4 i. d/ G4 H5 o$ P% A% e+ Z; ^( I複雜度之大幅增加，系統晶片（SoC）及矽智財
（IP）已成為IC 設計領域逐漸流行之趨勢。從
傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
計者會面臨設計複雜度增加，而導致驗證時所需
給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
8 S5 b4 T/ X5 {/ a1 o) I邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
) y' X: y) |" u% `. J2 n+ o& [能夠有效的加速產品開發週期，同時降低成本、
風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
8 ^- ~5 g8 f( x; N: c3 |同時，為降低成本與趕上產品市場的週期，
許多晶片製造業者轉向求助於具有已驗證過的
Hard IP 及Soft IP 的IP Provider，因為相較之下，
5 t: \8 s, v. J( kHard IP 與Soft IP 比較具有彈性，他們不但可以
& m" j* `( }; z- d: g& g0 i& ~透過不同的Foundry 廠製造外，還可以經由最佳
化使IP 在產品的表現上更加淋漓盡致。儘管此
4 r3 {# d! S& d3 k+ Y- N做法可以大大的減少新的設計在成本及產品市
場週期的風險，但如何能成功的將IP 整合的關
/ m, d! [7 H. j" Y" d. o5 }( g9 a鍵問題仍待克服，因此造成快速雛型技術（Rapid
9 j: U, G3 G; w' l; Q4 FPrototyping）應運而生。
閱讀權限 10
4 [/ U6 Y6 u+ M0 P$ H* e. S

遊客，如果您要查看本帖隱藏內容請回復

5 y6 K1 \; h+ r

遊客，如果您要查看本帖隱藏內容請回復

3 b8 x% S/ V3 ^+ M
( q* p& \  P  C3 x- z[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
as far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
3 M* `  t* U+ t6 U7 n8 dproduct failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享