10 Chipcoin
有沒人有類似這個的疑問?, d: u. M) I" y7 k8 q! t: g
Can someone tell what are the different EDA tools that exists? / u7 f* D1 q: I
7 e/ y. `+ e6 B( T+ c, [, t 本版這些主題(投票、討論)你都看過了嗎?4 r$ h% U' W* u. [/ w) w; k
4 F* ~( l. t. {+ b3 i8 B
EDA戰雲密佈!RD戰力分析?
+ {" D8 z+ Q; `: ?/ S3 U+ C# W 實現65 nm設計需要購買哪些DFM工具? 6 d {& U _ A! Q$ q# \% _# Z
DFT 使用工具調查 DFM 工具戰力分析 : E0 [! }' C( t
Cadence軟體工具介紹 Synopsys軟體工具簡介
' R; g! m; f# b B9 ?$ M 預測2007年十大熱門EDA議題 , ^4 W0 Z7 z3 {5 m1 E# X6 o, x
8 o' L3 P" J b! J" h+ d0 v7 D
EDA Innovation through Merger and Acquisitions
! W# W( |8 ], V1 `4 f+ a( j ; B! c) l. A* u1 h
' H6 O; b" g- }
( Y$ `$ O- M' ]; j l' c3 A 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
6 h5 m2 O$ H: { 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : - n* T" h5 J% F
3 w" N6 g9 v, a9 n# w$ C7 h* x
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
i: {* Q2 ^; _0 a
3 Q" `) z4 [1 M! \% F6 k3 ` 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
3 a; |5 ~0 _5 {; g) `0 q 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
6 U+ r% }; A8 d' m* w& Z4 V 3.激勵方案:也許...
; o% O% C. P% }7 v- U. d Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
! S2 B* h6 A G% V! L: u chip123 在沒有 APR 討論區 :
7 k- s3 o) y* m' l4 q2 b Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. 1 D0 h0 [+ S* D
% V/ q: n! L. a/ t8 V
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 9 c! K3 Z$ d# A; F7 m
" I. t2 ?& e$ ]: {, g( S- i
EDA 電子設計自動化 5 C; F( F' |9 M& u
Ø ESL設計與模擬design & simulation 8 i$ }3 ]' r& @, H
Ø RTLsimulation 7 X0 R) u# p7 u- D
Ø 邏輯合成 Logic synthesis 9 V: q, { e7 B
Ø IC 實現 (Implementation)
* Q7 ]% s8 |0 ]* o/ [ Ø 定製佈局和佈線 Custom layout . m+ \( H1 o% d- w" d+ v
Ø 設計規則校驗 Design Rule check
9 |# e1 D' X- D) K0 L2 c4 T6 z Ø 解析度增強 (RET) 技術
; D- A. [9 p: U e$ h* q Ø PCB 版圖工具 layout tool
" L" a ]/ h4 p Ø FPGA 整合
5 y G- b @2 S2 y * h, h% b6 b- r( d
EDA Tools 的次分類
7 W1 `5 D) E) p0 `0 h# Z
- r# @8 z H% o- v% Z* M( o2 y RF Simulator ( Xpedion )
- X9 `: P- Q7 N5 j! `6 C; f$ } Transistor-Level Debug System ( Sandwork )
0 s0 g, C5 ]: u0 Y. b$ ? Project & IP Management ( Synchronicity ) % H5 o' Y5 T. B9 [; k. B% t2 |
HDL Simulator and Designer Series ( Mentor ) * I9 T% u+ e/ v: X9 {9 e
Characterization ( Magma's Silicon Correlation Division ) : E2 Q# A: a1 C! g# ~
PCB Layout & Signal Integrity ( Mentor ) $ y6 Q, y& e$ R% L+ o9 p. f
Physical Synthesis and Prototyping System ( Sierra Design ) 5 k3 ]! C( k! t$ D! C* T
Automatic Constraints Generation ( FishTail ) * m# p; B+ q6 l
Verification and Emulation ( EVE )
; t3 a$ J& R; i+ }' T) X% {9 ] Power Analysis ( Sequence ) J6 U! v8 A* U
Integration of OrCAD & PADS PowerPCB ( Precience ) : E3 y4 g: W8 j# U, l: b Q0 w
Component Obsolescence & Supplier Management ( Precience )
, ~; ^* X* W( K: U- Z p PCB CAM ( WISE Software ) ) X1 k1 Z& n$ [' q1 g
4 L# g: \! k6 { t EDA環構服務
& N: n( z' P0 ]' K. H http://www.nspark.org.tw/nspark/EdaServiceAction.do
' O5 E) C" k4 e
我來回答