run lvs時的嚴重大問題~狂急~

averyer

各位前輩~

我的layout到後面再跑lvs時竟突然發現~

9 H, e4 t+ T  \7 S4 `netlist的mos size改變後,但layout上不變,lvs竟然也會過~

# G' Z5 p( H; N7 V* k. T+ n# v這是什問題阿~我有畫一個簡單的inv也一樣相同結果~

7 n: ?! g$ F( G: c, M: B5 A1 E是command file要改嗎?還是calibre需要設定什麼?

- D# H- M: d1 L. R) a6 ^. R我完了~

# }# i7 v4 I( V請各位前輩幫忙一下~拜託了~

5 m% |3 O* i, G9 o3 i: ]" A9 Q) D

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~
4 s6 I- n6 z! O  `" p. B
我看command file裡~沒看到有描述check尺寸的部分~

+ j0 ?& M! R; U* c2 r能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
2 z5 x" u- w5 _3 m+ a. s( g
非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
/ E" h8 p# K+ {3 n/ P2 VTRACE PROPERTY MN(N) L L 0
2 K1 p! Y) M* i2 `TRACE PROPERTY MN(N) W W 0
" o& w' f# t: C' R0 Y6 A再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
TRACE PROPERTY MN(N) W W 1 ------將1改成0
  u  W  I/ \  |: C# ^+ oTRACE PROPERTY MP(P) L L 1 --------將1改成0
6 Q: l, G. s$ a' P/ w* n4 eTRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~
, {- d# T2 W  y
9 \9 _+ p* s/ ^6 F. t$ F6 V6 a還是一樣~

1 q. X, O) q" F0 @! X1 \! A我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
) n7 Z! E0 `2 u" Z1 L
SOURCE PRIMARY   "chip"
SOURCE PATH      "./test_chip.net"
SOURCE SYSTEM    SPICE

+ s- l; k* b4 l7 E' WLAYOUT PATH      "../chip.db"
LAYOUT PRIMARY   "chip"
; Z# e7 o8 ^& pLAYOUT SYSTEM    GDSII

LVS REPORT   "lvs.rep"
7 \/ A' ~! [# \: u7 TLVS ABORT ON SOFTCHK YES
LVS REPORT OPTION S
3 T3 d2 u# \1 \
0 ?1 G) j# r3 y//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
LVS WRITE LAYOUT NETLIST netlist.spi
( D- ^- B! r9 w+ }; [8 T
PEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

PEX INCLUDE DISTRIBUTED L1 N_C R1
PEX REPORT DISTRIBUTED NONE
3 d- q9 f6 Z  aPEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE
3 |7 P( B0 b* T# e- F5 {* Y% }
- t# g9 K: n2 W( g- o4 V! tMASK SVDB DIRECTORY svdb query   
$ F: `- ^) z! |& N6 ^3 ~) z
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
  J  R7 u  z7 @0 W# V+ R1 `: R  z SOURCE CASE YES
; ~( c  T; Y# g) P8 E# o3 \9 Z% g4 { LAYOUT CASE YES
3 O7 H4 w+ p, P( [6 h+ J LVS COMPARE CASE YES
LVS GLOBALS ARE PORTS YES
/ B9 k; K' m, Z, m) S LVS SPICE PREFER PINS YES
LVS PROPERTY RESOLUTION  MAXIMUM ALL

+ ]( E9 E9 T$ r* SERC KEEP EMPTY       NO
ERC MAXIMUM RESULTS  1000
ERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI
3 M5 {7 b# w& d1 h% ~
LVS POWER  NAME "VDD" "VCC" "EXVDD"
LVS GROUND NAME "VSS"  "GND"
. @1 ^, u6 {  N( y0 t7 p9 E" iVIRTUAL CONNECT COLON YES
8 k2 p8 ?7 q3 E: Y2 \! N; ?

0 N4 K& Y3 g0 N: O1 t3 z& ?3 yLVS ALL CAPACITOR PINS SWAPPABLE   YES
LVS IGNORE PORTS                   YES
LVS CHECK PORT NAMES                   YES
# g) r" J' P$ X+ @. tLVS ISOLATE SHORTS                 YES

) z3 s1 i$ a( J2 `" I; rLVS REDUCE SERIES MOS              YES
LVS REDUCE PARALLEL MOS            YES
" Y. v# k: Y8 S1 b' kLVS REDUCE SEMI SERIES MOS         NO
LVS REDUCE SPLIT GATES             YES
+ r9 s, t$ x  a7 w( }LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
LVS REDUCE SERIES CAPACITORS       YES
6 L$ h1 q0 ^; s) S, W9 z7 ZLVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
2 u9 u( I9 g  a: u: e+ \; mLVS REDUCE PARALLEL RESISTORS      YES
. y: q: R# B) ]LVS REDUCE PARALLEL DIODES         YES

LVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               

//LVS FILTER D(DN) OPEN            
" ~. v) E/ P2 \2 x  j' Z8 o//LVS FILTER D(DP) OPEN

LVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
' {% p) J% ^* u8 a' m) _- |: U* X. BLVS FILTER UNUSED CAPACITORS       YES
7 N- e3 q$ R1 G9 a& [# vLVS FILTER UNUSED DIODES           YES
LVS FILTER UNUSED RESISTORS        YES
' w) F3 |) ~3 _, KLVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG
- ?8 O0 S! Y7 {
LVS EXPAND UNBALANCED CELLS        YES
2 s8 Q, a  _. E  y6 _( |4 x6 t
PRECISION                          1000
9 @+ n9 e7 w0 \3 B0 z4 JRESOLUTION                         1
! t5 B  t: f. i$ u' [# e) [# G
8 D) U  |) k- i* b( h2 F) ]$ EUNIT LENGTH                        U
UNIT CAPACITANCE                   F //FF
( j+ P0 x" n9 g% N9 e' G* B! cUNIT RESISTANCE                    OHM

! a& s. A8 `% b: G7 ~FLAG NONSIMPLE                     YES
2 u9 K8 Q& _# ^' X+ LFLAG ACUTE                         YES
+ _' k0 {& `' A, T) x) y( eFLAG OFFGRID                       YES
FLAG SKEW                          YES
" L/ t% Q; S' `" D; _7 V3 t
DEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
TRACE PROPERTY MN(N) W W 0
. z. l' W) v/ I. M4 K2 n. tTRACE PROPERTY MN(N) L L 0
9 \- o% Y* b0 N+ Z9 J
DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
TRACE PROPERTY MP(P) L L 0
% ~6 p5 j; H: e# M# }
5 i) \; {0 D) p7 z# J) X請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
( D  [. x& v4 z! f2 P$ Z8 d也就是說，你依然是用舊的gds 比對舊的 netlist?
這是我的懷疑啦~~
. c. b$ C/ j# t/ }再仔細檢查一遍你的netlist path & file name。
5 ]  J# o4 y9 M" P2 F5 X+ s因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
  ^: Q: p$ `8 A8 D1 ]3 `$ @LVS FILTER UNUSED OPTION 不能隨便亂開option,
% t2 e6 Y. a6 [* e) m( T( P這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
  t9 X. i/ y! n) f1 U6 O結果是netlist 沒update
刪除舊的netlist 重新產生新的netlist file
" I' }/ C) O, F" M' Z& K- m3 X並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
1.資料沒updata
" U9 N7 E: V7 S( B( F- V+ o3 J2.你ㄉcommand file  是沒比對size ㄉ
3.改變後ㄉ差異在容許範圍內
6 F; Q: K, M! M5 M例如 W  W  3
    L  L  3

* U) c& d/ G! A% l8 _- z表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
有可能 你ㄉ改變 在這幾ㄍCELL 中
這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ