Low-Power Low-Voltage Sigma-Delta Modulators in Nanometer CMOS

cnasic

Contents
List of Tables
4 d- K# g; l3 l% @6 RList of Figures
( V9 V( y% E$ F5 ySymbols and Abbreviations
' e5 ^: T' l7 X) TPhysical
1 Introduction 1
1.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Outline of the Work . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
( o% z. M! Q& g/ V2 ADCs in Nanometer CMOS Technologies 3
1 K7 L! @1 f' z2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2 Scaling-Down of CMOS Technologies . . . . . . . . . . . . . . . . . 3
. U. o# _* Q& l7 c0 h, z5 F1 ^2.2.1 Driving Force of the CMOS Scaling-Down . . . . . . . . . . 4
2.2.2 Moving into Nanometer CMOS Technologies . . . . . . . . . 5
9 K0 r1 f- c7 e5 t2.3 Impact of Moving into Nanometer CMOS to Analog Circuits . . . . . 6
2.3.1 Decreased Supply Voltage . . . . . . . . . . . . . . . . . . . 6
2.3.2 Impact on Transistor Intrinsic Gain . . . . . . . . . . . . . . 7
2.3.3 Impact on Device Matching . . . . . . . . . . . . . . . . . . 9
% _$ F! G5 Z4 e2.3.4 Impact on Device Noise . . . . . . . . . . . . . . . . . . . . 10
2.4 ADCs in Nanometer CMOS . . . . . . . . . . . . . . . . . . . . . . 11
2.4.1 Decreased Signal Swing . . . . . . . . . . . . . . . . . . . . 13
! ]9 ~1 p. f8 u2.4.2 Degraded Transistor Characteristics . . . . . . . . . . . . . . 13
9 _/ Q* [! x3 V) O! h* e% b2.4.3 Distortion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
vii
9 I# a$ ?" X2 S* I2.4.4 Switch Driving . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.4.5 Improved Device Matching . . . . . . . . . . . . . . . . . . . 17
: e! Z5 ?* x$ _: a; L2 Nxi
xiii
xxi
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxi
- Z! ~0 a3 Z7 M2 HDefinitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxi
CONTENTS
2.4.6 Digital Circuits Advantages . . . . . . . . . . . . . . . . . . 17
0 W. p2 z* s& i( [$ ?7 ]# N$ E2.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1 W% Y$ Q1 q" a7 M2 g3 Principle of - ADC 19
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.2 Basic Analog to Digital Conversion . . . . . . . . . . . . . . . . . . 19
' Z$ {/ D- n5 I7 l+ R3 |3.3 Oversampling and Noise Shaping . . . . . . . . . . . . . . . . . . . 24
4 B! V8 h+ p* Z5 a$ c; G* x3.3.1 Oversampling . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.3.2 Noise Shaping . . . . . . . . . . . . . . . . . . . . . . . . . 26
7 z$ H3 z5 {+ b' x: ^3.3.3 - Modulator . . . . . . . . . . . . . . . . . . . . . . . . 29
' c3 G* F. h1 X5 E/ ^; [" X7 d% X* d1 Y0 |3.3.4 Performance Metrics for the - ADC . . . . . . . . . . . . 31
1 f" P2 P+ V( k8 O* y3.4 Traditional - ADC Topology . . . . . . . . . . . . . . . . . . . . 33
" y$ z+ Q$ s6 B3 u0 W- \  e3.4.1 Single-Loop Single-Bit - Modulators . . . . . . . . . . . 33
( S0 ~' N) D/ a# U3.4.2 Single-Loop Multibit - Modulators . . . . . . . . . . . . 37
* H) E$ E5 r' `4 R3.4.3 Cascaded - Modulators . . . . . . . . . . . . . . . . . . 39
/ g7 @( B0 D5 b* m' a3.4.4 Performance Comparison of Traditional - Topologies . . 46
3.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4 Low-Power Low-Voltage - ADC Design in Nanometer CMOS: Circuit
Level Approach 47
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2 Low-Voltage Low-Power OTA Design . . . . . . . . . . . . . . . . . 48
4.2.1 Gain Enhanced Current Mirror OTA Design . . . . . . . . . . 49
4.2.2 A Test Gain-Enhanced Current Mirror OTA . . . . . . . . . . 53
4.2.3 Implementation and Measurement Results . . . . . . . . . . . 54
4.2.4 Two-Stage OTA Design . . . . . . . . . . . . . . . . . . . . 55
4.3 Low-Voltage Low-Power - ADC Design . . . . . . . . . . . . . . 66
: n& Z3 _6 X. _2 q& h: w4.3.1 Impact of Circuit Nonidealities to - ADC Performance . . 66
4.3.2 Modulator Topology Selection . . . . . . . . . . . . . . . . . 67
4.3.3 OTA Topology Selection . . . . . . . . . . . . . . . . . . . . 69
4.3.4 Transistor Biasing . . . . . . . . . . . . . . . . . . . . . . . 75
% F* e" F$ M6 [, q2 T4 T, @4.3.5 Scaling of Integrators . . . . . . . . . . . . . . . . . . . . . . 75
4.4 A 1-V 140-μW- Modulator in 90-nm CMOS . . . . . . . . . . . 76
4 R# m2 Z4 T# e3 d/ |3 T4.4.1 Building Block Circuits Design . . . . . . . . . . . . . . . . 76
* }7 \/ Z+ W$ I$ t' s. P2 sviii
4.4.2 Implementation . . . . . . . . . . . . . . . . . . . . . . . . . 80
) ?; G, E1 K( ^  \+ L% W2 o4.4.3 Measurement Results . . . . . . . . . . . . . . . . . . . . . . 82
0 Q4 W; ^1 E% K  b6 B$ p4.5 Measurements on PSRR and Low-Frequency Noise Floor . . . . . . . 87
% J  R$ P: n. j3 M4.5.1 Introduction of PSRR . . . . . . . . . . . . . . . . . . . . . . 87
& C" M; l/ Z4 ?3 `# R0 j! _4.5.2 PSRR Measurement Setup . . . . . . . . . . . . . . . . . . . 88
4.5.3 PSRR Measurement Results . . . . . . . . . . . . . . . . . . 88
4 r2 @5 ^3 q2 ?. \4.5.4 Measurement on Low-Frequency Noise Floor . . . . . . . . . 95
4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
5 Low-Power Low-Voltage - ADC Design in Nanometer CMOS: System
CONTENTS ix
: [) Q/ G2 w7 B& v) DCONTENTS
6 Conclusions 149
Bibliography 151
Index 157

scan7510

看不太懂
2 K6 k/ ^- E3 |  t8 r8 T可能還沒學過吧
現在只能單純推一下
謝大大分享

deltachen

謝謝大大的分享~知識因分享而壯大！

jjam

感覺是非常實用的內容
感謝大大的分享~~
希望能對SDM有所認識與了解