layout到快沒信心了~

ynru12

最近接一個adc的案子，從去年的25日，弄到現在，都還沒弄好
; c" E5 {  x) h7 y! ^& {6 @弄到現在光是看到layout，就很頭痛。雖然各個block都有，也都修改好了，但是當初做的人
- q+ i- P+ o% I, ^9 J卻是東拆西拆的，雖然各block有8成的完好度，但是東拆西拆的電路，卻是雜散的，找地方放。
, K5 M5 b& K9 v+ L, H( R! O$ k* E弄到現在真的是越做越沒信心，心情越做越 down。更慘的是tapeout日子都快到了。
* b9 `9 Q5 Z) b0 X! H
) F; E' i& ^' R想請問一下，如果各位前輩們，如果接手的案子中，如果是像這樣子layout的各block只有八成的完好度的話
你們會怎樣做?? 整個floor plan的擺放位置，跟前一個adc又不同的話，你們又會怎處理??

wiwi111

1散的block 重做會比較快,不然你trace 出電路時時間就會花很久.
4 b. Q6 @9 Y) I- o4 l  b2做出後再給designer PEX 去post-sim 就可以.

小朱仔

接別人的如果電路小我會重新Layout
4 `* Z5 V4 d/ r$ n& y如果是大電路那只好硬著頭皮做囉~~

% S$ u2 [! ^; F& D- C# _: {加油~~

Helena67

回復 1# ynru12


5 U5 t5 B: C  A    Hello~我可以了解你的感受~但是請您加油支持下去~等到結束後~你的能力會更上一成的~努力會有代價的~我前年也有碰到類似的問題~那時以為自己快撐不下去了~還好我師傅有在旁邊~我們就一邊做一邊"暗"
" O. v, h& U& z, C, x8 ?的做完~做完後~真的覺得有跟以前的自己不同~現在我雖然不是很厲害~但是~加油~咬著牙~撐過~加油喔~

bbgangan

回復 1# ynru12

加油阿! 撐過去就開心了!!

zg8312

一定要有耐心，总会过去的。平静的心最重要！

jkchien

回復 1# ynru12
' F5 U* o* A6 \% V/ \2 d/ j
: ]. o) e5 _. r+ M1 x  u. N4 y
8 F( ?: X: G, N8 W    佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。
$ @+ d* O! _8 }/ c  S承接案子有兩種，一種是完整專案晶片，你可以憑藉經驗和電路設計觀念去做好floor plan，再開始你的佈局。另外一種是承攬外包案，客戶會給予舊的參考檔案，也許會提供floor plan
你只須做好佈局即可。
% q7 I& x9 q. {+ S/ N& E( E但是大多數的案子都需要進行佈局最佳化，以期獲得較小的佈局面積來降低成本，所以會將大部分的重要電路集中佈局，比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計，可惜大部分的Layout engineers 欠缺電路設計觀念，甚至對製程技術也非常陌生，因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標，並且想要用抄襲方式去進行佈局，如此就會需要了解哪些電路被切割移動到其他地方，這會讓你花非常多的時間在了解他人的佈局，因此進度嚴重落後降低工作效率，在時間壓力下，會覺得無力感。

  O" Y* K! Q- ?5 {0 M這樣看來似乎是承接專業能力與經驗不足以解決的案子，這是成長的機會，可以藉由他人的協助，自修或是進修，建議找專案經驗豐富的人協助，並且瞭解佈局設計原理
切記！年資不等同於經驗，有些人做了很長的時間卻僅有個位數的專案經驗，有些人速度快，短短幾年就有幾十顆佈局專案經驗，佈局最不好的行為就是對著螢幕發呆，如果工作是沒有章法，那麼就會亂成一團。
) d0 ~4 S7 r" g' g5 y
ADC是很簡單的電路元件，應該不需要10個工作日就可以完成，如果有空可以用原電路圖，進行不同條件的佈局，就可以累積更多經驗
7 L  ?' b0 p8 {% j& S" t' S2 W: ^也請小心ADC有位元的問題，只要沒有處理好佈局，恐怕會有1~2位元無法正常動作。

簡老師

semico_ljj

分享的不错。。。

childebaby

這個分享 很實在 ...
7 }0 e1 t" A9 i0 R# a2 b: b6 N# u& `"佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify"

jacky_123

加油!撐過就是你的~經驗是靠typeout的多寡.

cooky0818

0 ~  n# c) E) y7 Y加油!撐過去喔...
9 J2 s9 w/ W2 C0 I# x& {. v5 F% X
. c/ {+ ], H5 l# c6 }6 Zlayout常常會遇到修改其他人的block

0 t7 T. R4 t, }9 g9 t; o( ]+ Y. _! |9 d定下心來...一件一件事情分開處理....
) h2 k( b6 W8 r& l4 g' N
! k) c( h8 r2 Q# M6 r加油...

yuya

我現在也是新手菜鳥~
現在都是接修改的IP居多,
現在就遇到散的~要修改又要新增device~
呼~只能靜下心來了解他的電路分布再進行下一步嚕~
現在的我正在努理累積經驗中!!
* n* ^9 T+ v' }* g希望哪天能讀當ㄧ面嚕!!

yuany

; `$ F- e! q+ Z' y+ T+ S关键是你的心态问题啦~~~
8 P& P* _% ^  u( X' ]# K2 C在连线的时候不要想太多~~也不要去想什么时候tapout
( e% _$ k: V) T8 Y, e3 I3 y9 D( {因为你想的越多，浪费的时间也越多~~

另外开心你也得画完,不开心你也得画完，你觉得怎么选择会好一点呢！

freeson

加油加油! 先從subckt開始...從小的部分驗證...做一些DRC/LVS先求對~ 再去壓一些面積或效能去求好!
相信一定能慢慢做完whole chip! ^^"

bernie820

如果是我
8 |7 m$ a8 E: }) L# \8 {
我會先把原始的佈局看一次
7 v- f6 |  i$ G& v5 j2 @# L8 Q2 i
然後重lay!
/ N2 [. l7 `7 y0 Q2 @6 Y
因為不是自己畫的
會很沒有感覺...
# j& u$ T8 Y) g2 N5 _+ t" B只會越做越糟!
然後就是浪費時間!
  V2 Z( n+ J$ P& {! O/ R  ]最後還弄錯!
! b; n; z* p7 t! ^* B* X
9 o$ P( l! R* W/ i不如一次搞好
自己重來
6 b( Y& d0 c2 _- n2 T這樣一來
' J  `2 p% c$ j" i% c就算rd要改善電路
你也可以馬上知道改何處!

bigputin9527

真的 最近接觸到的都是修改block 本來也有點不知所措
/ O* K& x3 k4 ?. s  y
看了大家的建議 希望我也能馬上進入狀況

592gigi

大家一起加油吧，我感觉静下心来就好了

qdicc

淡定。淡定。淡定。淡定。淡定。淡定。

A52030999

先RUN各個BLOCK...看缺那些~
8 q" [; U, K, N) M若槁不出頭緒就把整顆CHIP丟下去RUN...

ad65b

恩 最近也在學layout  想到頭腦快爆炸了

加油吧