關於加guard ring 以及在lvs的erc error

gyamwoo

各位好。
我在CMOS_Transistor_Layout_KungFu這本教layout的小冊子中，在guard ring(GR)的部份讀到
) h3 `' d- a  n" {/ NNMOS要加 N型GR接VDD，可以吸附N型少數載子
PMOS要加 P型GR接VSS，可以吸附P型少數載子
4 A( t3 h" |3 X( E6 h
8 p9 a( T* a% X  Z4 `不知道經驗豐富的你們是不是都這樣做？
" p* @- {5 ?1 q. ~5 w/ P. k一個BLOCK裡除了所需的POWER之外還有兩種型態的GR？
8 b$ ]) S. S: |我覺得這樣有點麻煩。因為我想若是不管N或P，只要在外圍圍一圈N或P型GR，異性相吸，同性相斥。相
* b' R* r2 ~4 S" \0 B斥的載子會因為空乏區的關係要走比較遠的路徑跑到別的BLOCK，這樣的影響應該相對比較小吧？
. q4 U& S: N5 I7 h! t+ @, W7 P
另外，我是用TSMC 0.18UM的製程。在做lvs的時候也會有做ERC的檢查。我因為多加了這些浮空的GR
  X' X6 U, i9 x. f8 y# E/ C造成我ERC有錯，是不是可以不用解掉呢？還是有方法解掉的呢？
附一下我的圖： 上中下的GR都是ERC有錯的部份，我問了CIC都沒回應我…難道這是非常小兒科的問題嗎？
' P/ }' j: X& Q$ [
8 ^, l5 [3 l6 r5 Q5 I* I
! G8 O7 c+ @& v% M[ 本帖最後由 gyamwoo 於 2009-10-23 01:10 PM 編輯 ]

gyamwoo

小冊子好像沒丟上來@_@
小冊子好像沒丟上來@_@
- E) |* v" D1 u! D+ v# u9 E/ F小冊子好像沒丟上來@_@
) N# O7 u' Z. }. u0 k/ @" I9 g  G  k小冊子好像沒丟上來@_@
說實在的還不太會用chip123上的功能

clarkhuang

如果確定都有連接上了  此錯誤可以忽略掉

motofatfat

我因為多加了這些浮空的GR'
造成我ERC有錯，
是不是可以不用解掉呢？
還是有方法解掉的呢？
1 g) d8 }4 \) K* r8 y/ u# Y1 s
/ Y# p- u0 V# F; y儘可能不要浮接
, C1 A) W3 @; {( R7 J! e3 U: P
& T. ]3 c& Y6 P3 c8 ~如果確定都有連接上了
此錯誤可以忽略掉
' P* c: q7 \- b/ U! V2 l因為
有時候是 POWER NAME 沒在rule file 上
ex:rule file 只認 vdd and gnd 是 POWER 和 GROUND
7 X. @& O4 ]5 a' r) P# P! F那你用 dvdd dvss 就會出現
, I8 g: P. i, a8 V' Ffloating nxwell 和 floating psub
' O2 P5 t/ \& Z5 w# g' x8 O
1 [1 p/ z. T3 @6 L3 z; n有時候是PSUB2  造成 一些  獨立 ㄉ PSUB

我問了CIC都沒回應我…難道這是非常小兒科的問題嗎？
------
6 j% F% `: o, V$ ~被你猜中了 通常只有菜ㄉ人 才會問這種問題
* N' |( M( k/ y就是常有一些菜ㄉ問題 讓 教授們 不想去回答
所以我有空 會在這裡 哈拉 哈拉

skeepy

你的圖浮接的PGR OR NGR有確實的用METAL接到VDD或VSS嗎？
# s/ w# L; Q* E/ v你的LAYOUT DEVICE不是啥特殊的,這兩個ERC ERROR應該要清掉
+ J! E4 b, T6 b8 t% s$ [才是.

12345

從圖看你的pring是floating,沒接到groud,erc會抓一定是沒接（但有的是有接蛋沒給ground name,這樣也會抓出來),我是會把ERC都解掉,建議ERC也要都解掉才算OK,不過有些ERC寫的人沒寫好,有些會有假錯,譬如hot well,也會被當成沒接到POWER,而抓出來,或者NMOS做在NWEL當CAP,這也會抓出來,會寫command file也能自己加上一些erc判斷,來讓IC WORK機率提高,commmand file還是人寫的,寫的人不一定會考慮很週到,自己會寫最好,不然就是給專門在寫的人去寫(大公司都有專門寫command file的)

gyamwoo

那兩條GR確定是會拉到chip的pad上，量測時會給vdd跟ground。
我覺得會認為是floating是不是因為我沒有接到任何一個mos或是device呢！？

gyamwoo

另外再討論GUARDRING(GR)到底要不要跟POWER接在一起，因為這會讓LVS簡單不少
" F* s9 _! z7 z! @是這樣的啦。以前在123上面看過說GR可以跟power接在一起，但GR的效果就不會比較好。
+ \( J  _, k+ |4 z; X* a) Z* N" a5 U畢竟GR是要吸雜訊的，另外GR跟BODY或WELL會是逆偏的PN接面，有一空乏電容；如果接GR的電源或地是不夠純淨的話，其雜訊或抖動的電壓會不會耦合進電路降低CHIP的效能呢？
& G( S4 g% o: h4 C7 T2 m0 G好苦惱喔