如何計算DAC的settling time

louisli

請問各位大大,DAC的SETTLING TIME 如何模擬? 我所知的是用HSPICE的PWL語法來模擬,但模擬之後是要如何去計算DAC的SETTLING TIME,謝謝!

monkeybad

請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
$ w- |) ?6 i3 z7 o假如是的話 就是下.tran下去看就可以了吧!

sjhor

原帖由 monkeybad 於 2007-10-9 01:37 PM 發表
- ^. J3 W# n* ~6 ?, o5 x請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
0 }/ ~& w: Z% ^, W+ V假如是的話 就是下.tran下去看就可以了吧!

3 t, n- w9 W0 V) {4 n" [9 @同意以上的說法!
但通常  settling time 我們會看最 worst case 的情況!
) o4 K1 W* M0 a! r9 h, c% J而且 Settling time 計算的時間必須到 1/2 LSB 的範圍內!!

louisli

謝謝兩位大大的回答,大大所指的最壞情況應該是指以4bit來說是指0111~1000嗎?
$ ?) R( ?# ?2 b9 Q, q, m在模擬方面我也是下.tran去看輸出波形,但我點不懂的是要看所謂的1/2LSB是要如何去計算1/2LSB的範圍,範圍是指跑出來的波形經由上升時間之後,可能會有一點的突波,那是指突波效應之後穩定的時間嗎?謝謝!

李鐏鐶

不管是over-damped或是under-damped,
settling time是指從原本code的穩定電壓,
跳到下個code穩定電壓+-0.5LSB範圍內所需要的時間,
9 c: Y0 d7 v4 F$ b2 R0 U也就是說, settling time之後的時間,
2 J7 S( R7 s+ m5 X輸出電壓一定要保持在最終電壓+-0.5LSB的範圍內.
9 s" H) U. C! U% o% G! ?如果輸出電壓還是會跳離這個範圍,
那就代表settling time還不到, 還要往後拉.

2 f3 J+ M* M9 |2 t2 d用一個簡單的電阻 (R) 加電容 (C) 電路來說,
9 V& L7 ?9 G& U' n3 }如果Vref = 1v, 4-bit resolution,
0.5LSB = 1v/2*2^4 = 0.031v,
如果輸入是1-u(t)(時間點0之前是1v, 時間點0之後是0v),
輸出就會是e(-t/T) (T=RC) (時間點0之前是1v, 時間點0之後會慢慢衰減, 最終電壓0v)
' ]8 I9 z+ A& ^1 u! jt=0T => out=1v
" D1 q  N1 K5 y/ Z4 ~* D! D+ Ot=1T => out=0.368v
t=2T => out=0.135v
4 U/ A5 k" t$ \8 v( Ht=3T => out=0.050v
t=3.5T => out=0.030v
) ~, I) ^+ S# x9 [t=4T => out=0.018v
所以settling time大概是3.5T.
2 b+ V- D5 [" ]* Q: R! T$ Y) z
, O1 o* J* H$ z8 X1 r7 v就這樣簡單的電路, 有個簡單的公式可以使用:
settling time = T * (resolution + 1) / 1.4
以這個例子而言, settling time = T * (4 + 1) / 1.4 = 3.5T
n.n

finster

補充回答一下:
所謂4-bit中最worse case的情況是指在一個cycle中從0000 --> 1111才是最worse的情況

orcad

thanks..很受用...................

hujiaomianhao

thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!...............