λ -base esign rules中有些規則不懂 想請教謝謝^^

君婷

小妹我從唐經洲的書上看到其介紹!
9 ]6 i+ j$ G" I: n' r而首先Mead&Conway只是提出λ基礎設計規則作者吧?
: [! g# q1 \: a% I2 C% A, A9 a接著是書上寫的名詞規則有些不是很了解 ，在此提出麻煩大大們 提供意見謝謝^^
------------------------------------
  g$ h8 `+ `5 |" n& y7 b# H$ N規則/說明
  U" X( W2 B1 N$ K6 w4 }: m9 XEpd>=2λ  ：閘poly需超過diffusion的最小長度。若不超過話，在diffusion  or  Implant  source/drain時，將使source/drain因為
                 diffusion overlap而短路。
* }5 A2 N+ A* B  n3 o, _------------------------------------
關於diffusion overlap 這點 不懂diffusion為何會部份重疊而短路? 因為畫layout view時 畫棵mos不就先畫好diffusion後再畫poly閘極等，但diffusion已畫好了 那來的第2個diffusion來讓它部份重疊而短路呢?  還是說poly畫上 形成了s及d的diffusion 而poly未超過diffusion的最小長度將使這2區的diffsion短路呢?
-------------------------------------
名詞定義：
i:implantation region  
implantation region  這是畫mos有 畫到嗎? 這是什麼東西?implantation好像指摻雜區吧?
8 b" s$ Y$ ?" p. f" u' f4 d-------------------------------------
/ }1 ?7 s- O  [. s# XEmc>=1λ：contact hole 和包覆著洞外面的metal區的最小寬度
6 B. P+ _, c6 g3 a------------------------------------
' N6 @+ }. `" G5 Q4 w$ f上述規則是不是指包覆著洞外面的metal區從contact往外延伸的最小寬度呢?
------------------------------------
6 l: E$ p+ h- n: UOpd=1λ：poly與diffusion對接成接觸的重疊寬度。通常poly與diffusion均作成4λ寬，兩者重疊1λ的寬度，在兩者之間開一個2λ寬、4λ長的
& A5 U& S% i& B7 e              contact hole置於中間，而覆蓋於其上的metal為4λ寬、6λ長的metal。
# I, w2 C0 Z. R  e-----------------------------------
- Q+ t5 [7 z1 Q上述規則介紹poly、diffusion、contact hole、metal的尺吋，但是業界每間公司都是用Mead&Conway提出λ基礎設計規則嗎?
8 R1 P( S' s! S還有我是使用calibre驗証軟體，我曾開啟drc  command file來看 有看過這些規則如wd>=2λ  ,sdd>=3λ ,wp>=2λ等等，只是每間公司desing rule要求的線性尺吋λ的大小 應該與Mead&Conway提出λ基礎設計規則不同大小吧?
---------------------------------
- s8 a( g! d& @: I6 K還有我跑drc 出現的錯誤訊息看不懂，但訊息中有出現這些規則如wd>=2λ 等之類的訊息，於是我去開啟drc command file內容想看看裡面的設計規則，而我不會寫command file 所以也看不懂別人寫的內容，但是跑drc時除錯的錯誤訊息的內容 不都是撰寫drc command file時寫好各物質之間的距離、寬度 及不符合規則時要出現的錯誤文字訊息嗎?
所以我只要看的懂command file就能知drc的所有規則吧?
3 r. {' D, }! N4 B" a. c5 n簡單的就是問 如何看懂command file? 看的懂的話 那我跑drc、lvs時 的錯誤訊息 我就能清楚了解是那裡的錯誤 ，讓我方便很快的除錯。
( T0 e8 S# k$ q) _; ?3 u是有書還是網站有介紹嗎?
$ _: ]2 A  [$ S' ~+ y: Q$ ]2 S: g5 m--------------------------------------
) f8 `, L; u( T6 T7 KEig>=1.5λ ：implantation區需超出閘poly的最小長度。
--------------------------------------
上述規則的 implantation區 我沒看過 ，到底是什麼?


" z; L/ `% c" @& D: j# y/ Z" T, |
麻煩大大們有空 協助解決小妹的問題  3q  ^^

. h7 o8 k( w. U5 [, ^, `[ 本帖最後由 君婷 於 2007-6-11 01:08 PM 編輯 ]

君婷

還有一堆規局雖然寫各材質間的距離、寬度為多少λ?  但是λ只是個參數用以表示物質的線性大小，所以這與畫layout view時有關嗎?  因為畫layout時 不是都必須符合drc command file裡所設定的規則，否則跑drc就不會過了。
% E# y9 l9 h% b: q那麼書上的這些規則 在應用的實作上 到底是用在那阿?
2 V: d1 `! T$ C  Y! r希望有大大 願意回答小妹我那麼多的問題，因為才7個人看過我的文章 @@ 感恩><

mt7344

λ -base 這是一個示意的 Design Rule, 也就是差不多的 rule, 相當的不經精確, 但是好備好記!
6 ~' `: w5 M- |/ H; o( B  n所以  RULE 就不需要被太多了!!

finster

我不知道各家公司是如何運用λ參數來撰寫design rule
2 n$ F! _  W* g+ J. }不過,我以前待過的公司是不寫λ參數的,因為,那是學術理論教學用的,它是讓你有一個概念知道各個參數的定義值是以那個作為標準
0 x7 V( ~. s% d# s; i1 w但,在實際情況裡,我們是直接用design rule來看待layout rule與command file
所以,只要照著design rule上面的定義來畫layout,就不會有問題
* n% F1 ^. W% I( F" V8 N而LVS,DRC,ERC等check都是依據design rule來定的,所以,有任何的錯誤訊息出現,都是因為layout上有某些地方違返了design rule
所以,清楚且了解design rule上面的描述,對於在除錯會有很大的幫助
最後,design rule上面會有圖示標出各個rule的值的定義方式,當你遇到錯誤訊息時,首先先判讀錯誤的地方是在那裡,然後翻design rule看看裡面的rule值為何

君婷

謝謝2位大大的答覆，請問λ -base上定義許多規則分別多少λ  只是為了讓你看懂這名詞所代表那裡不符合design rule的意思嗎?
而design rule定義的內容不是都在DRC,LVS,ERC的command file並且在裡面也定義了 若跑這3樣
check時 若有違反design rule 將出現什麼錯誤訊息，我的確主要目的是 想問 怎看定義>< 才方便除錯，請問關於design rule內定義的規則和錯誤訊息 的撰寫 都是固定語法嗎?還是有相關資訊有教你怎看這間公司design rule定義的內容? 像我作DRC  check都是直接看layout view上圖示標示那裡違反規則 再從錯誤訊息中看其要求所規定的最小長度或寬度，但我錯誤訊息只看的懂上面寫的數字其它都不懂，而作LVS check時 因為design rule定義更不了解 ，而跑LVS時除錯時 沒像DRC還有在layout view有圖示 直接清楚告訴你就是那裡錯誤要修改 所以 小妹我才請教是否有相關資訊教你怎看design rule定義的內容   ^^
同時也謝謝2位的答覆   感恩^^

finster

我回答一下有關於LVS check
LVS check是檢查電路與layout兩者的差異
如一: 電路中有一NMOS,W=5.05um,L=0.88um,而你在layout上故意畫個畫了一個NMOS,W=5.04um,L=0.88um,讓W少了0.01um,所以你在作LVS check時,就會出現電路和layout的size不符的錯誤訊息
: z8 k  e; u3 w# s) f7 S4 b# @如二:原本電路上有一條線是要接到vdd,但你在layout上卻把它接到gnd,故而在作LVS check時也會出現電路和layout不符的錯誤訊息
因為layout是要畫出電路上的元件與各個接點接法,一旦layout並沒有完全畫出電路該有的接法與元件大小,那在作LVS check時就會出現錯誤訊息

所以,在畫layout時,一般的作法都是先畫一個小電路,然後作LVS check,確保小電路的LVS沒問題,然後再繼續畫其他的小電路
如此一來,在作整個大電路的LVS check時,比較不會出現找不到LVS錯誤的地方在那
當然.這是經驗談
試想一下,你要在50個元件的layout中找出一個LVS error,和如果你要在100個元件中的layout中要找出一個LVS error,那一個比較容易些
所以,一個很大的電路layout,通常LVS check會切割成好幾個小電路的LVS check,等到每個小電路的LVS都過了之後,再作完整電路的LVS check

君婷

喔喔^^想請問一下您的業界經驗，因為畫的是vlsi 具有1000個邏輯閘、1000~1萬個元件，如此超大的電路畫layout view一定畫死人><
% w7 x$ D$ T/ }7 I. }是不是習慣上 先建好各基本邏輯閘和電子元件的schematic,symbol,layout view，然後作到DRC,LVS check就好 並存在library，當要開始畫設計工程師交給你的schematic為其建layout view時 才叫出已建好的邏輯閘 來方便畫?
$ h7 N' p5 M4 _, e6 a# `" @而事先建好的電子元件和邏輯閘作到DRC,LVS check就可以了?
* r$ i& O6 i, m5 t5 G我的想法大略只有這樣畫vlsi電路才較快 不然會畫死人 不知畫到民國幾年@@
還有公司裡的cell library裡應該有先前的layout engineer早先建好的元件才對吧?

4 @5 Y( I) e+ L; z+ H0 \5 I[ 本帖最後由 君婷 於 2007-6-12 09:58 PM 編輯 ]

sjhor

現在的 logic circuit 很少用人畫了說!!
現階段  都是用 APR 比較多!!!  而且 foundry 廠都會提供 cell library!
7 {7 l: W% R; }4 G6 w3 _6 }5 M& Y$ `6 t, K當然也有可能提供 MACRO cell 供 design hourse 使用!
0.35um  以上的製程，才有可能自己建 cell library!!

% ]) r6 S# D  ~) U, Q8 o9 ]0 N0 J現在的數位 designer 也很少自建 schematic entry!
都是用 Verylog-L ........ 等等 tools, simulation, 合成, APR, .........

君婷

很多公司仍用0.35um以上的製程嗎?因為我學的正好是0.35的，而您介紹的verylog等tools應該是屬semi custom中分類在programmable device這一類 的tools 如FPGA、PLC等這些IC設計軟體且會自動幫你佈局拉線  設計者只要會寫程式就好 是吧^^

ianme

CIC 現在.35以下歸類為先進製程(真的有先進嘛= =?)，反正差不多，不過數位的很少自己畫吧?都是直接auto placement吧?

7 n$ x6 d+ f8 O8 x& G2 yλ -base只是比較適用於製程的轉換，規範不同的λ，所以rule之間的關係沒變，只要改變λ就可以。現在還有人在上這個嘛....

還有類比跟數位那差很多的方式...妳如果要用verylog那就是tool要熟，不需要來看layout....也不用在電路元件上探討...當然是指基本的數位的，如果是特殊的比如memory那令當別論。反正就是verlog寫一寫然後轉一轉，只要跑個看有沒有timing不吻合的問題然後他就自己幫你弄到差不多了，沒人在那邊一條一條畫的。
. u3 @% ?4 T; d; Y$ _* h
妳是不是搞混了數位跟類比.....這差很多捏...主要探討的項目也不太相同，數位著重在一件事情：right go the right thing!
% N4 Q" ?- T# r7 q8 f- x1 f如果是VLSI那要看教學的人，我看大部分都偏數位，少部分偏類比。數位你只要不要弄到meta上面去，隨便弄不要太離譜都不會有什麼大問題，所以才可以使用這種自動佈線的方式。類比的那個可能WL差一些特性天差地遠，才會特別專注在layout跟元件上面的探討。數位的差一點反正我只要0跟1，準位差點那沒差別。我看數位好像都是套裝好的。你要memory就寫一寫他就生出一塊，然後就貼一貼拼個圖上去，然後要什麼就用tool弄一弄，貼一貼兜一兜，大該這樣就差不多了，這樣才能做的很大又很快。慢慢用手拉不僅沒意義(功能又沒比較好 做心酸)而且又浪費時間(時間=產品上市日期=金錢=公司生存率)。

vlsi5575

關於你的問題:
! C- m! F+ p% C6 S) N5 ZEpd>=2λ：閘poly需超過diffusion的最小長度。若不超過話，在diffusion  or  Implant  source/drain時，將使source/drain因為diffusion overlap而短路。

其實是多慮了,這只是特殊情況,沒有人會犯這種錯
- s' q. D- w0 w我們在畫MOS的時候不是會把poly覆蓋在diffusion上嗎?
" _, y* D4 Z+ O$ f& N5 h其中的兩邊就是source跟drain,
' I9 M, F8 U$ w' G6 Q" R2 G# t而poly跟diffusion覆蓋的區域就是gate
( B5 \' i: ~, R: z5 N這是無庸置疑的嘛~
% t* d9 G6 ?* ^MOS一般的digital操作我們知道就是在gate上施加電壓以使其導通或截止
書上寫的意思是說poly我們都會使它超過diffusion,
而超過多少則有design rule規範
0 A/ V' {  P" M1 Z) l+ T% h  x% ~% ]! F如果今天poly的某一端沒有超過deffusion,
也就是說poly並沒有整個把兩塊diffusion區隔開來
* d9 g; t/ C2 T1 L3 Z這樣的話就沒有形成source跟drain
也就不算是一顆MOS,
+ A9 ?0 }% ^$ q4 y& F+ X% }7 I所以書上才會說兩端短路,是因為根本沒有區隔出source跟drain

而λ只是一個單位符號,看看就好,
他只是為了要讓看書的人大概知道幾λ幾λ,
這個rule跟那個rule大概的比值是多少,
3 X- ]9 t8 T$ o所以不用太在意,畢竟每個process的rule都不一樣
所以書上為了不想表示成一個定值
就用λ來表示,意思相信也是希望讀者不要認為它是個絕對的值

- j% z+ k5 [8 x* [: f& `7 w從您的發問可以看出來您是位剛入門的同事
% U. W7 u% m) c$ w因此建議您書上的看看就好,design rule比較重要!

小弟的淺見!
如果有不對的地方還請指教~

[ 本帖最後由 vlsi5575 於 2007-7-13 02:06 PM 編輯 ]

君婷

使用cadence tools學習至今 發生了一個很大的問題 即LVS的除錯訊息根本幾乎不太明白其所表達的意思，無法直接從訊息中直接了解 就是指電路那裡節點有誤。
3 ~" s- R9 {& ]9 E$ ]5 ^3 I4 N( xLVS的除錯訊息有教學網站嗎?因為小妹認為除錯花最多時間的地方乃在於LVS 而DRC本身就會顯示那裡的佈局不符合規局，所以小妹現在為了LVS的除錯能力很頭疼。
對於finster  副版主所提的LVS看法....
小妹覺得將netlist與layout作 LVS比對時，netlist因為之前跑過pri-sim所以netlist本身一定正確，LVS有錯誤訊息 一定是Layout部份有畫錯。
+ O7 U4 i+ [0 T3 Z; K! S: P) B- v假設layout的晶體寬度與電路的寬度不同 所出現的錯誤訊息 應該是表示電路寬度與layout不符吧?
而不是表示layout與電路寬度不符吧?
& V! I( H; {  n4 o9 U6 D不知小妹對LVS的想法是否正確? layout錯了 但除錯訊息卻都是表示netlist與layout不符 讓初學者以為是netlist錯了?
& V9 y4 x$ P  V麻煩大大們提供LVS除錯經驗及是否有教學資訊     謝謝唷^^

egg

不知您是使用哪一套軟體去跑LVS
dracula還是calibre
一般來說circuit轉出來的netlist file很少會有錯的
您說的layout mos width 跟netlist 的不符
& r0 ]: J* h' K: z; M8 \4 @這不就是代表您所lay的mos有錯嗎?!
怎會想去netlist錯了 = =
總覺得您把LVS report所要表達的意思給誤解了
( d  ~5 g: K8 Y! h, G, fLVS除錯大多數都是靠經驗累積的
而初學者大多靠前輩帶著做學習debug的能力
倒是沒聽過有教學資訊
9 d+ V8 G& X9 Z) s) u0 p& k或許改天請版主開個專門把LVS驗證出現的問題
集中在一起的版好了 ^O^

君婷

抱歉 我所用的是calibre  
& h+ E2 ~3 ]: _7 K$ ?" b對於除錯訊息心裡的確認為不符部份 絕不會指netlist部份有誤，除非是後來schematic被修改過而忘了重轉一次netlist。
! `7 B- G4 O0 Z假設layout檢查出有17個net s和netlist 有16個nets
0 t6 n+ h: x- |. e, q6 m就表示可能layout有某處開路 難到不會有可能是短路嗎?
& w! a) G& w8 [( q, Q, B" H
假設layout檢查出有16個net s和netlist 有17個nets
* d% q/ B4 i6 o, w1 B表示可能layout有某處短路 難到不會有可能是開路嗎?
9 ^- |# F& l3 S: a$ X
4 d) [) e0 G$ _" J5 Q想請教calibre有沒很直接的指明就是layout處那裡開路或短路以及很清楚的說明就是那個一個點?      謝謝唷><

( r$ J- Y* Z0 `+ _* R" J2 p小妹還想請教一下關於節點node在spice的定義，node指輸入端或輸出端的端點及2接腳以上連接在同一個點都算node吧...
所以若2元件中有2接腳本來是連線在一起(只有一個node)，若開路了 則在開路的2端也各算1個node於是變成2個node嗎? 謝謝
% g! }  K3 t7 c
[ 本帖最後由 君婷 於 2007-10-23 03:40 PM 編輯 ]

egg

假設layout檢查出有16個net s和netlist 有17個nets
. H7 v9 X3 Q$ U" K表示可能layout有某處短路 難到不會有可能是開路嗎?
Ans: 是的....不可能是open.....如果是open的話
         layout會多出一條net
ㄟ....不知道小妹您有沒有開啟RVE
一般來說用RVE LVS來debug應該會很容易找到錯
) y% u; m! u4 j. ?  i" \& a除了power&ground的short比較難找之外
2 |1 v, D  L9 {# A  m3 D/ H照理說應不難除錯唷 ^^

sw5722

有些問題必須從半導體製程去解釋,比方說,
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
, U* O2 _" y. M( U' Q4 ^Epd>=2λ  ：閘poly需超過diffusion的最小長度。若不超過話，在diffusion  or  Implant  source/drain時，將使source/drain因為
0 z6 V; V+ G8 D1 ^# _0 y' D" B7 i                 diffusion overlap而短路。
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
上述應該指的是ｅｎｄｃａｐ,如果ｌａｙｏｕｔ上的ｐｏｌｙ是突出ｄｉｆｆ的,實際上製程廠做出來的型狀,是會往後縮,並且尾
端呈圓弧狀,為了避免ｐｏｌｙ縮進ｄｉｆｆ中,而造成ｓ跟ｄ導通,所設定的ｒｕｌｅ．
當然有些比較特殊的ｍｏｓ不在此限,比如說可變電容之類．
% |0 R8 H  Y2 t1 j1 D妳把ｐｏｌｙ也就是ｇａｔｅ當成一個控制ｓ跟ｄ的開關,也就不難理解了,妳後面所說的ｄｉｆｆ短路應該是指這個吧.