如何計算Dual-path PLL loop bandwidth?

neterlin

Hi,
   有人做過Dual path架構的PLL嗎?loop BW該如何用手算?

hawka

我直覺的想法就是把兩者的tansform function相加
3 [  B& ?! H& ~$ h* R0 W[Kch1*((R1)//(1/SC1))*Kosc1+Kch2*(1/SC2)*Kosc2]*(1/S)
求得BA(s)
+ {4 E* ?$ Q& p" t  J/ ?1 X再來推導其BW
由上式會產生一在原點及1/R1C1之兩個pole, 另會產生一個zero
* e& x2 p/ W* n. |# b- T5 H: x, a為求穩定zero須在pole之間

1 x& W. ?( F; @7 [2 ~) L以上為個人一點淺見
如有錯誤, 還請指教

afor

可能還是要看spec的需求,若可以的話
! g; W- L* G1 N6 f+ J, |# [應該在某些條件下,可以簡化成只有一個迴路
: |7 \/ ^: B) r) o, p那就可以簡化成傳統的PLL

mmtx

如果我沒想錯,這應該也可叫做two-point modulation.
& A0 G0 {8 x- j8 a可以說是low-pass(kch1)和high-pass(kch2)兩個loop.
" [  N+ l& _' k+ x. DLP是locking frequency,HP是introduce mdoulation,
所以基本上LP path的BW要和HP path的BW一樣,3dB cutoff freq.
要設計成一樣,這樣就能保證flat frequency response in whole loop.
9 r, u% m5 X  f3 {/ x* _* ^. \
/ y' H+ d9 z4 O- m1 J6 }! l4 i  Q  U. y至於loop BW的計算就是trade-off between phase noise requirement
# n8 o9 y; ^& [- Z; ?2 N2 Band modulation quality depending on the application.