Xilinx推出全新ISE WEBPACK 9.1i軟體套件

chip123

設計人員可自由下載適用Windows與Linux版本的設計套件
可平均降低10%的動態功耗與擴充的FPGA元件支援功能

全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司(NASDAQ:XLNX)今日發表最新版、可免費下載的ISE WebPACK 9.1i 可編程邏輯設計套件。此全新套件包含Xilinx ISE Foundation 9.1i版軟體的所有功能，能夠完全支援選擇性的嵌入式、數位訊號處理(DSP)與即時除錯流程。此外，ISE WebPACK 9.1i軟體包含了最新的Xilinx SmartCompile技術，與前一代版本套件相較，讓使用者在得以保存未變更邏輯設計之情況下，可縮短高達6倍以上的運作時間。ISE WebPACK 9.1i軟體可支援Spartan-3A全系列元件，以及部分Virtex-4與Virtex-5 FPGA元件。全新功耗最佳化功能可幫助設計人員降低平均10%的動態功耗。

, x. p- x5 N9 y! Q& L( E: j針對Windows與Linux作業系統提供FPGA業界最完備的設計解決方案

ISE WebPACK 9.1i軟體提供一個由前端至後端完備的FPGA設計解決方案，可允許使用者立即啟動設計專案。藉由針對自由下載環境中的HDL輸入、合成、建置與驗證等作業提供整合性工具，ISE 9.1i能幫助設計人員迅速達成設計目標，並能同時降低設計專案的總成本。此全新版本不僅包含可在Windows與Linux作業系統運作的ISE Simulator Lite；Xilinx網頁更提供免費MXE-III Starter版本的下載功能，提供設計人員一個最佳的HDL免費驗證解決方案。因此，透過業界最完備的Windows與Linus作業系統支援功能，Xilinx可提供業界最低成本、最低功耗的FPGA與CPLD解決方案。
& c" Z! h# q- B- t2 _$ I1 K, O
生產力提升
: O# S! s% A% }7 o, Y1 }" Z
$ \& H5 D' h) f8 t' d: |$ JISE WebPACK 9.1i軟體包含SmartCompile技術，可協助設計人員解決因增加的設計變更，在重新建置整體設計上所產生的困難。這些重新建置作業不但耗時，也可能在與設計變更無直間接相關的部分產生風險。Xilinx SmartCompile提供以下的技術來解決這些問題：

分割(Partitions)：在最後階段設計週期中，可運用剪貼功能將小幅設計變更的影響降至最低，並可自動完整保存現有邏輯配置，來降低重新建置時間。
' l2 I" f3 W  i5 j2 d7 ySmartGuide：此技術運用先前建置作業的結果，可降低少部份設計變更的重新建置時間。
9 }, I5 M& m8 H# ~SmartPreview：此技術讓設計人員可暫停與繼續邏輯配置(place-and-route)程序，並儲存中間過程的產出結果，以便評估其設計狀態。透過預覽相關的建置資訊，如繞線狀況及時序結果等，設計人員無須等候完整的建置完成，即可作出重要的設計權衡取捨決策。
2 C7 h$ N- A, F+ y0 |7 y5 H
針對日趨複雜的設計作業，ISE WebPACK 9.1i軟體為FPGA設計人員提供許多強化的使用者介面，包括：

Tcl指令主控台(Tcl command console)可輕易將ISE繪圖使用者介面轉換成指令列環境。
原始碼(source code)相容性功能可確認必要檔案，經由控管程式碼輸入或輸出產出結果。
+ P' [' V4 S$ w+ C) C9 z
/ K8 T' D2 Q& W1 a- r9 b( e更快的時序收斂
# g- W9 `  p; e/ \& xISE WebPACK 9.1i軟體的全新功能是以ISE Fmax技術為基礎，特別是針對高密度、高效能的設計專案，可提供無與倫比的效能與時序收斂結果。此外，ISE WebPACK 9.1i軟體亦包含整合時序收斂流程，結合了強化的實體合成最佳化，以提供更佳的設計品質。
+ w. Z- Y) o0 {8 \  T- o% o
# B& y. H$ e- A: k' }ISE WebPACK 9.1i軟體具備標準ISE9.1i版本開發工具的擴充時序收斂環境 –一個虛擬的「時序收斂艙」(Timing Closure Cockpit)—可在限制進入、時序分析、電路圖規劃與建置報告之間進行直覺式互相連結(cross-probing)，如此一來設計人員就能更容易的分析時序問題。整合時序流程的ISE 9.1i亦結合強化的實體合成，在合成與配置時序之間提供改良時序關聯性，以達到更高設計品質。
: y: T8 G; }1 h- [- l3 o% s
ISE 9.1i設計工具的全新功能是以ISE Fmax技術為基礎，特別是針對高密度、高效能的Virtex-5設計專案，可提供無與倫比的效能與時序收斂結果。ISE 9.1i整合時序收斂流程與強化的實體合成最佳化，以提供更高品質的結果。最佳化的繞線演算法可提供65奈米ExpressFabric技術對角對稱互連功能的最佳使用率，可將延遲時間降至最低，並完全發揮Virtex-5平台的高效能優勢。

# Q" ~3 e9 G4 Y' ~$ M/ M1 C' g功耗最佳化
$ Z* k9 m6 X6 i- o5 a: F3 y0 B3 Q' g
6 `+ c+ I3 B1 j' ]; x2 qXilinx合成技術(Xilinx Synthesis Technology；XST)全新功耗最佳化、邏輯配置的強化，讓Spartan-3系列FPGA元件平均降低10%的動態功耗。XST提供功耗警示邏輯最佳化，適用於區塊上的巨量處理(marco processing)作業，如：乘法器、加法器與BRAM等。建置演算法在元件中部署具電源效益的配置策略與較低電容的網絡，藉以在無須耗損效能的情況下，將功耗降至最低。
- I+ Y3 q- S# K3 b
售價與供貨時程
ISE WebPack 9.1i現已於www.xilinx.com/ise/webpack網站提供下載服務，提供超過30萬名FPGA與CPLD設計人員零成本的設計環境。ISE 9.1i可支援Spartan-3A與CoolRunner™-II全系列元件，以及部分Virtex-4與Virtex-5 FPGA元件。欲獲得完整支援元件的詳細資料，請瀏覽www.xilinx.com/ise/webpack網站。

tommywgt

ISE9.1i目前大小約2.8G, service pack約1.XG
沒有chipscope跟EDK, 所以建議先暫時用8.2版的就好...

tommywgt

另外8.2版的ISE有支援vertix-5所以不用擔心

tommywgt

跟據可靠的消息指出, 三月份就會出新版的了, 在等的人可以期待一下下.
+ J: V0 R/ \2 [: d
' }0 e% [3 h& \" {) W到時搭配ise9.1i 就齊全了...

tommywgt

有ChipScopePro 9.1i囉
還差個EDK...

chip123

高效能匯流排架構、新款MicroBlaze 32位元處理器、IP方案、設計工具及作業系統支援，可提升效能，讓可組態處理方案進入新紀元
6 c# y, \' G- h& H$ d
+ k: A5 Z5 u5 {% [8 ?+ O全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司(NASDAQ:XLNX)今日發表次世代嵌入式處理解決方案，為研發團隊提供更高的系統級效能、更大的彈性、以及強化的設計環境生產力，並適用於各類應用領域。藉由符合IBM CoreConnect™匯流排標準的強化型32至128位元處理器區域匯流排(Porcessor Local Bus；PLB)的支援，讓平台具備更高的效能與擴充性，滿足賽靈思對於未來效能與功能的需求。獲獎無數的MicroBlaze™ 32位元處理器已增加業界唯一的可組態記憶體管理單元(MMU)，可爲商業級作業系統(OS)提供支援，同時亦具備9.2版嵌入式開發套件(Ebedded Development Kits；EDK)所提供的眾多可升級IP與設計工具的支援。
) X' k: {4 w; K/ |: {
; ~: F& Z- C1 D1 i: U! Q為了支援完整記憶體管理功能，LynuxWorks公司亦於今日發表BlueCat Linux 2.6版，可支援嵌入於Virtex™-4FX元件中的MicroBlaze處理器與PowerPC® 405處理器。
% f  m; L" o" _4 K( |
LynuxWorks公司行銷副總裁Robert Day表示：「今日發表的次世代處理解決方案重申賽靈思對於嵌入式市場的承諾，提供正確的平台協助顧客開發創新產品。藉由結合硬式與軟式處理器以及IP核心，賽靈思提供一個兼具高效能與高彈性的解決方案，以滿足軍事、航太、工業與消費性產品等各種領域的需求。」

; j% O/ s9 m- d; lMicroBlaze第7版處理器
6 Q1 a' c3 S% t  G  ~' p獲獎無數的第7版MicroBlaze處理器，不僅延續前一代產品的優點，同時維持指令集回溯相容性。運用全新的記憶體管理單元，研發業者針對量產型應用建置低成本FPGA的Spartan™系列以及高效能Virtex系列元件時，同時能使用商業級嵌入式作業系統。為了提升針對嵌入式應用最佳化的Virtex元件設計的系統效能，賽靈思提供一個增強型PLB直接界面，增加機板上PowerPC處理器週邊元件的重複使用性。
* f0 B7 t- q% [3 x9 d
* a( k0 _1 D5 S& {% m- C7 N賽靈思還納入許多新的指令集，讓可組態MicroBlaze處理器的緊密耦合浮點單元，能大幅提升效能。這些新功能都是預先內建、經過驗證、能搭配各種組態方案，讓研發業者能視其需求對各種處理器功能進行客製化。

全新的互連模式
PLB架構的改良功能讓界面可在32、64到128位元間縮放，讓研發業者能提升現有系統設計的彈性與效能，並提供充裕的空間，以支援未來的設計。PLB還針對共享及點對點的連結模式，到記憶體控制器進行組態，讓顧客能在空間、效能、或未來的需求之間做正確的取捨。更高的效能及彈性的互連模式，亦支援全雙工DMA引擎和一個簡化的匯流排階層架構，協助IP核心設計的簡化。

8 b( c# p+ J, [5 M完善的開發環境
獲獎無數的Xilinx Platform Studio (XPS)提供一個通用、完全整合的軟/硬體開發環境，支援賽靈思全方位的處理解決方案。EDK套件中包含可擴充的XPS讓研發業者能輕易地針對整體嵌入式系統，進行開發、整合、以及除錯等作業。

, r6 p; @; p8 {5 @, TEDK是一個完整的嵌入式開發解決方案，其中包含：XPS工具套件、MicroBlaze處理器、週邊IP核心函式庫、以Eclipse架構為基礎的整合式軟體開發環境、GNU編譯器、除錯工具和其他支援各種領域應用的工具。

藉由CAN、MOST™以及Flexray™通訊標準的各種IP核心，以及Linux的支援，賽靈思能夠推出各種開發套件、參考設計方案與其他開發資源，以滿足研發業者在建置車用電子系統的各類特殊需求。賽靈思嵌入式處理解決方案亦鎖定廣泛採用Linux作業系統的有線與無線通訊、工業、及國防等市場。

同時，賽靈思與夥伴廠商提供一套完備解決方案，包括：各式參考設計方案、開發公板與工具、以及最常用的作業系統，讓顧客能自由選擇。此外，賽靈思也提供各種嵌入式設計服務、訓練、以及支援，確保顧客不論遇到任何處理挑戰，第一次就能達到設計成功的目標。LauterBach與Impluse Accelerated Technologies等嵌入式工具供應商亦宣布支援MicroBlaze第7版處理器。

賽靈思副總裁暨處理解決方案事業群總經理Vincent Ratford表示：「EDK 9.2版爲嵌入式系統的開發與供應方面，帶來無與倫比的彈性。經由增強型IP與開發工具所帶來的廣泛系統效能選擇方案，加上成熟的產業體系支援，賽靈思嵌入式解決方案讓我們的顧客能為針對其用戶的需求，快速推出各種加值與差異化的產品。」
' r, W# y! b2 X2 b( Y- t
立即著手開發
升級版的MicroBlaze開發套件Spartan-3E 1600E FPGA版本，內含一個嵌入式Spartan-3E 1600 FPGA機板、一個MicroBlaze軟式處理器、以及一套完整的嵌入式開發套件，讓顧客能夠輕易進行開發作業。
- o6 s' Y( B" d# f# l1 r+ W% f
價格與供貨時程
1 U% U" N) J# t' mEDK 9.2版現已供貨上市，定價為495美元，內含MicroBlaze第7版處理核心、XPS 9.2版工具套件、IP處理函式庫、軟體驅動程式、文件及參考設計範例。XPS 9.2版支援專為Virtex-5、Virtex-4、Virtex-II Pro、以及Spartan-3 FGPA設計的MicroBlaze與PowerPC處理設計方案。此外，XPS 9.2版同時也支援各種運算平台，包括：Windows XP(32位元) SP1與SP2、Linux Red Hat Enterprise (32位元的5.0與4.0版、以及64位元的5.0版)、Solaris 9 (2.9/5.9)等作業系統。MicroBlaze開發套件Spartan-3E 1600E FPGA版本現已上市，定價為595美元。

jiming

2007/12/11- Xilinx(美商賽靈思)日前宣布推出高速運算業界首款適用於英特爾前端匯流排(FSB)的FPGA加速解決方案之使用授權套件。藉由高效能65奈米Virtex�5平台FPGA和Intel QuickAssist技術之優勢，Xilinx� M1加速運算平台(Accelerated Computing Platform, ACP)使用權套件可支援全速1066MHz FSB運算作業。ACP M1套件現已出貨至系統整合商，能以最少的功耗和總持有成本開發可提高英特爾伺服器平台效能的解決方案。

當功效成為現今許多運算環境的必備條件之同時，它郤與電腦運算對於更高原始資料處理效能與運算能力之需求背道而馳。以FPGA為基礎的加速器可以讓許多應用，例如：金融分析中期貨期權定價、生物資料學的核�酸序列分析和石油及天然氣探勘的地下結構成像等，能同時以低功耗達到最高的效能。

英特爾數位企業事業群伺服器技術及專案計畫市場行銷總監Lorie Wigle表示：「高效能ACP模組可以刺激需求日增的FSB式加速器解決方案之應用。伺服器的某些運算工作可藉由與FPGA加速器緊密合作而達到更好的效益。透過Xilinx ACP M1、Intel QuickAssist技術與加速器抽象層，客戶能夠從完整的系統解決方案獲得優異的效益。」
/ x" v; _2 q' u
透過一系列Intel QuickAssist技術推廣計畫活動，Intel大力支持可運用到各種應用、市場與互連技術之加速器技術創新。為了發展可支援FSB的FPGA型加速器，英特爾開發了一組具高度一致性的Intel QuickAssist技術加速器抽象層(AAL)平台服務。這款ACP使用權套件包含賽靈思開發的公版參考設計、賽靈思與英特爾共同研發適用於1066MHz運算作業的FSB傳輸協定IP，以及Intel QuickAssist AAL驅動程式。

/ F) F8 J* B" E! o5 ~# UXilinx ACP M1的硬體參考設計與Intel Socket 604 Xeon處理器可針腳相容，同時也是特別為新一代Intel Xeon 7300系列多顆處理器的資料中心平台而設。透過一個1066MHz FSB傳輸介面，每個Virtex-5 ACP M1模組可提供傳輸速度高達每秒8.5 GByte的系統記憶體頻寬。四個獨立式1066MHz FSB介面可以讓7300系列資料中心平台的總傳輸頻寬高達每秒34 GByte，不但支援多種FPGA與Xeon處理器的配置組合(可支援1:3、2:2或3:1)，而且可以維持系統處理效能。在效能表現方面，相較於單一處理器軟體唯一能提供的解決方案，Virtex-5 FPGA ACP M1模組可將BGM式蒙特卡羅金融分析應用程式之作業速度提升30倍以上，而耗電郤不到15W。

賽靈思公司技術長Ivo Bolsen表示：「ACP模組非常適用於加快運算密集型處理作業之效能。藉助Virtex-5 FPGA系列的高效能特性，ACP M1可以讓運算延遲時間少於120ns，並可維持全速執行的大量傳輸作業。這樣的效能表現可以讓平台開發者不需為多台電腦作叢集作業，也不用大幅增加資料中心的功耗和總持有成本，就可以為應用程式帶來優異的運算處理能力。」

heavy91

賽靈思與Brilliant Telecommunication聯手 推出業界首款電信等級FPGA網路時序解決方案 適用於次世代有線及無線網路

& g% e: {$ J* \9 H

可編程解決方案提供各項寬頻與無線應用更精確且客製化的時序功能

+ t3 T+ U1 T  G3 e$ Z% |# u+ _
6 S9 h) a; _0 W4 N8 y! h8 Y
8 C2 S4 G: d" K. m, O) N6 ]/ F全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司(NASDAQ:XLNX)與提供可靠及精確時序解決方案的領導開發廠商Brilliant Telecommunication今天共同宣佈針對次世代有線及無線網路應用，推出業界首款具備電信等級的FPGA網路時序解決方案。此款雙方共同開發的解決方案為次世代通訊網路研發業者，提供首款嵌入式可編程時序解決方案、以及前所未有的彈性、現場升級能力與客製化功能。

透過將時序功能與Xilinx FPGA整合在一起，此創新解決方案可大幅降低成本。以XilinxR Virtex™或Spartan™ FPGA為基礎，此款解決方案可提供NGNTimes與FemtoTime兩種形式的IP核心，並與業界領先的標準網路時序協定(Network Timing Protocol, NTP)完全互通，以及可提供第二版的IEEE 1588或精準時間協定(Precision Time Protocol, PTP)的移轉路徑。
' u8 N& Q4 C* W
! U5 y- t4 ~+ ^* P" Y賽靈思公司Infrastructure Vertical Markets部門總監Amit Dhir表示：「以IP為基礎的電信和無線網路建設，對於準確與可編程的時序解決方案的需求急劇攀升。透過與Brilliant公司的合作，我們可為網路時序解決方案，開發出具備多功能性及可客製化的平台，以符合持續增加的市場需求。」

此款解決方案運用廣泛建置的NPT通訊協定，來降低技術風險；並使用同樣的硬體資源為電信專屬PTP通訊協定提供一個移轉路徑。此外，此款解決方案為整體(端對端)網路的進入點至出口點提供準確時序功能，以支援無線基地台、femtocell家用基地台、IPTV路由器/交換器、以及行動後置網路(mobile backhaul)等各類次世代應用。運用Xilinx FPGA的優勢，使用者可將精準時序整合在其產品中，為設備製造商提供客製化的嵌入式解決方案，並縮短產品上市時程。
( ?$ Y9 O: K" F% R5 A& j0 t+ j
Brilliant公司總裁暨執行長Charles Barry博士表示：「為了要讓頻寬使用率獲得最大效益，並維持穩定的用戶服務品質(QoS)，精準時序對於次世代網路環境來說是最基本的要求。透過和賽靈思的合作，我們得以提供設備廠商可完全客製化的時序解決方案。」
  I: P( F$ L& k- f2 V
) P1 Y/ x+ w/ {. C$ s5 p獲得分析師一致肯定
Infonetics Research首席分析師Michael Howard表示：「全球的服務供應商已經朝向IP/NGN網路發展，未來每年將會花費數百億美元購買相關的產品。為了評估與確保行動後置網路、資料庫交易、VoIP、音訊、影像與其他應用的QoS與服務水準協定(SLA)，設備供應商的確需要將精準的時序功能整合至其產品中，以因應各種無法接受傳輸延遲的應用需求。賽靈思與Brilliant共同開發的產品符合TDM與次世代封包型網路環境，可滿足各種時序與同步功能的要求，並同時提供一個可從電信等級NTP移轉到更嚴苛的PTPv2標準的路徑。」
7 l( f8 U8 G  ?& `7 b( o
Frost & Sullivan顧問公司產業經理Jessy Cavazos表示：「IPTV與VoIP服務的成長是精準時序解決方案需求日益增加的主因之一。IP網路的不同步化特性，讓透過IP網路傳輸精準時序的工作比傳統網路更具挑戰性。運用Xilinx FPGA建置網路時序功能，賽靈思和Brilliant公司能夠滿足現今使用者對於彈性、高效能及低成本的要求。採用FPGA可降低升級至新標準所帶來的風險。賽靈思與Brilliant合作推出的電信等級解決方案所提供的彈性，能讓客戶設計出具備差異化的產品。」

! P, O# d/ k9 w) ~) p1 v  G供貨時程
此全新解決方案現已供貨上市。更多詳細資訊，請瀏覽：www.xilinx.com/networktiming網站。

關於Brilliant Communications
0 s5 o/ x# L8 x( |% TBrilliant Telecommunications公司成立於2004年，是一家專門設計、開發並推廣各種網路時序、管理及同步化解決方案系列產品的廠商，包含：電信等級NTP伺服器、主參考源(Primary Reference Sources, PRS)、及大樓綜合時脈供應裝置(Building Integrated Timing Supplies, BTIS)。這些高精準度的端對端時序網路解決方案具備SLA的監控與管理功能，為既有與次世代網路中各項時間敏感型應用，提供時序與同步化功能。更多詳細資料，請瀏覽公司網站：www.BrilliantTelecom.com.

jiming

賽靈思(Xilinx)宣布開始供應一款通過硬體驗證的免費參考設計方案與第三方IP，來支援光互連論壇(OIF)SERDES訊框器介面Level 5(SFI-5)標準。此款SFI-5介面負責光學傳送元件與網路處理系統間的通訊。此款參考設計方案採用65奈米XilinxR Virtex-5 LX330T FPGA元件，協助加速開發支援負載速度40 Gbit/s的有線網路系統，讓像是光學連結器、光纖終端設備與中繼器、40G多工器，以及測試設備等各種應用，能使用系統中的OC768/STM256與OTN OTU-3等傳輸介面。  

$ o) x# N. H, T此參考設計方案已通過賽靈思ML525IP評估平台的硬體驗證，並針對訊號偏移、溫度、處理、電壓變化進行特性分析，以確保介面可靠度，同時相容於OIF SFI-5標準中。此款Virtex-5 LXT FPGA元件打造的參考設計方案利用最低功耗收發器(每對發送器/接收器的功耗通常低於100毫瓦)，以及使用十七個收發器(十六個用來處理資料，一個用來進行校正)。  

賽靈思平台解決方案行銷部門資深經理Anil Telikepalli表示，Virtex-5 LXT FPGA平台適合用來建置SFI-5實體層，以及額外邏輯模塊。通過硬體驗證的SFI-5介面設計，充分運用目前唯一邁入量產階段的65奈米FPGA元件，並內建低功耗收發器，在接收器端提供充裕的解偏移餘裕度，並在不斷變化的系統環境下，保持穩定運作。

jiming

Altera宣布中興通訊(ZTE)在新的TD-SCDMA遠端射頻單元(RRU)中採用Stratix II FPGA，Stratix II元件完成ZTE RRU所有主要數位中頻(IF)功能。TD-SCDMA是中國第三代(3G)移動電信標準，被3GPP標準組織所採用。該標準發展越來越受到電信行業關注，有更多組織參與其中。此外，由於TD-SCDMA的智慧天線需求，RRU將得到廣泛應用。  

6 A/ A/ Y3 l  Z6 [8 Q7 _- cZTE RRU產品在功能和性能上達到一個全新層次。Altera Stratix II元件實現的功能可能需要多個ASSP才能完成，使其具有電路板面積、可靠性，以及功率消耗優勢。而Stratix II FPGA還能支援RRU遠端現場硬體更新。  
- R/ s0 q* t; y1 H0 t
3 p2 s  a% N. L0 M  K! U# BStratix II元件的靈活性和性能使Altera成為ASSP最佳替代方案，在快速發展的TD-SCDMA市場上能與中興通訊這樣一流企業進行合作，讓Altera感到非常高興。只要輕鬆地利用HardCopy ASIC來進行移植，Altera即能幫助中興通訊按時完成具有挑戰性的開發計畫，並保持競爭優勢。

chip123

符合 LTE 無線系統之效能需求 為次世代無線系統的開發業者提升五倍的傳輸速率  
4 d; u5 n4 D+ x- A* x
0 y$ e$ R/ a% x' K& ?. x4 X! z全球可編程邏輯解決方案領導廠商 Xilinx(美商賽靈思)公司 (NASDAQ: XLNX)今日宣布推出專為LTE無線系統進行效能最佳化的可編程turbo coding解決方案。全新Xilinx 3GPP LTE Turbo Encoder and Decoder LogiCORE解決方案，以高達200Mbps的傳輸速率搭配SpartanR 與 VirtexR現場可編程閘陣列(FPGAs)所具備的嵌入式數位訊號處理(embedded DSP)能力，滿足日漸成熟的LTE標準對現有無線系統在聲音與資料傳輸方面與日俱增的嚴苛要求。
  
Turbo Codes的商業化應用首先是以WCDMA/HSDPA基地台為主的3G無線系統。這些應用以錯誤修正的方式來運作，確保資料以最佳傳輸狀態傳送時也可同時讓效能逼近理論上的「Shannon極限」(在雜訊環境下的最大資訊傳輸率)。全新的Xilinx turbo coding與XtremeDSP解決方案滿足目前研發中3GPP LTE系統的高傳輸量需求，以符合全新LTE標準對降低系統延遲的嚴苛要求。這些核心也專為快速適應全新與發展中的需求所設計，例如將演進中的TD-SCDMA轉化為LTE的TDD變形。
  
賽靈思處理解決方案事業群基頻處理產品資深經理Mark Quartermain表示：「賽靈思藉由推出3GPP LTE Turbo Encoder and Decoder，讓開發業者得以善用我們FPGA產品中具備的大量訊號處理能力，使系統設計更具彈性。這提供了一個強大的通訊平台，不僅能擴充由femto至macrocells各種不同規模基地台的拓樸(topologies)，並在LTE標準經過最後批准程序後即可輕易地透過改變Turbo參數予以更新。」
. C  Y9 i) o' O" B  
+ v9 I6 L8 Z, L( b效能最佳化
- G' D( U) k' v3 k: V/ WXilinx 3GPP LTE Turbo Decoder LogiCORE 的傳輸速率超過競爭產品的五倍，協助開發業者得以將複雜且高效能的解碼工作由其餘基頻解決方案上卸載，進而讓業者得以使用較具成本效益的DSP處理器來處理其他效能需求較低的基頻功能。開發業者可在具解碼功能的Xilinx FPGA產品中挑選適當數目的處理單元，以在尺寸與傳輸效能間取得最佳平衡，確保僅需最小的元件便能符合系統效能標準。」
  
+ s( P$ k. k2 c" t  k- M) tXilinx 3GPP LTE Turbo Decoder 提供下列功能：
-        完整的 Interleaver 功能
-        完整的3GPP LTE 區塊尺寸範圍 (從 40 – 6144，共188種區塊尺寸)
  @# H% {+ z& v  T1 L# N3 F-        動態式可挑選的重複數字1至15
0 I6 |' M; k8 r" w6 p-        具備智慧型排程器功能的多重 (2, 4, 8)處理單元
-        MAX、MAX_SCALE 與MAX (Log-MAP) 演算法
4 H( ?3 r* A/ N( Q# M-        可支援BER效能快速模擬的bit accurate C model
-        可支援Spartan-3、Spartan-3A DSP、 Virtex-4與 Virtex-5 FPGA
  
Encoder包含完整的3GPP LTE Interleaver區塊，並支援40 – 6144範圍內所有188種規格所允許的區塊尺寸。它採用了雙緩衝符號記憶設計(double-buffered symbol memory scheme)以達到最大的傳輸效能，並提供極具彈性的控制選項以簡化與客戶系統架構的整合工程。

關於encoder and decoder的詳細資訊請分別參考下列網站：http://www.xilinx.com/products/ipcenter/DO-DI-TCCENC-LTE.htm 與http://www.xilinx.com/products/ipcenter/DO-DI-TCCDEC-LTE.htm
0 V4 ]1 s" w2 \6 ^/ G2 U  
定價與上市時程
全新 3GPP LTE Turbo Encoder and Decoder LogiCORE解決方案現正與最新版Xilinx CORE Generator™軟體一起出貨。 Turbo Encoder的價格為1,500美元，而Turbo Decoder的價格為15,000美元。

chip123

加速亞太地區業務發展 賽靈思任命楊飛為亞太區業務副總裁   
' t) Q/ _& C5 n+ }% B% Y# P
) X/ a, N. v7 Z2 K' t+ K, p+ J  _全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司 (NASDAQ: XLNX)今日宣布任命現年41歲的楊飛為亞太區業務副總裁，其直屬主管為業務資深副總裁Frank Tornaghi，負責亞洲區行銷與業務人事部門等範疇，包含業務工程師、製造商代表、以及經銷商等。
/ p9 w! f' G6 k  @; G! [. |, z  
楊飛將推動業務表現屢創新高的亞太區更往上成長。截至6月(2009年會計年度第1季)為止，亞太區已佔公司總營業額的32%。根據市調機構iSuppli的報告，賽靈思是亞太區排名第一的PLD供應商，市占率超過46%。
  
) I+ _2 t! {2 ]7 U- y! C2 j全球業務資深副總裁Frank Tornaghi表示：「楊飛在高度競爭的消費性電子市場中，在與半導體領導廠商合作方面已經累積了相當豐富的行銷與業務經驗，並具備與主要客戶建立策略合作的專業知識，讓他擁有充分的能力帶領亞太區的業務部門。我為楊飛的加入感到非常高興，我相信在他的帶領下，將加速賽靈思在亞太區下一波的成長。」
  
楊飛擁有超過17年的業界經驗。在加入賽靈思之前，楊飛於賽普拉斯半導體公司擔任中國區業務部門資深行銷總監。在此之前，楊飛曾於Freescale公司亞太區汽車產品部門擔任行銷經理。此外，他還曾於C-Cube Microsystems公司擔任中國/香港總經理；在C-Cube Microsystems被LSI Logic收購之後，則轉任LSI Logic公司中國/香港區董事總經理。楊飛第一份工作是在經銷商Memec公司服務，任職5年期間擔任過業務工程師、副產品經理、以及中國區總經理，負責賽靈思與C-Cube的業務。楊飛擁有香港中文大學電機工程學士學位。

jiming

整合式套件提供完備的FPGA平台與開發工具 加快Linux與RTOS嵌入式軟體等嵌入式系統單晶片的開發   


全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司 (NASDAQ: XLNX)今日宣布推出一款功能強大的全新開發套件，協助顧客針對以PowerPCR 440與MicroBlaze™處理器為基礎，建置嵌入式處理系統。全新開發套件以VirtexR-5 FXT FPGA 系統整合平台為基礎，讓硬體與軟體研發人員能快速針對通訊、軍事、航太與其他領域的各種處理應用著手規劃、研發、以及除錯。
  
LynxWorks公司行銷副總裁Robert Day表示：「賽靈思為研發業者提供一個可擴充性嵌入式處理平台，支援低成本SpartanR-3A FPGA內的MicroBlaze軟式處理器，到Virtex-5 FXT FPGA中的高效能PowerPC 440硬式處理器。針對此款套件的上市，我們將推出BlueCat Linux BSP，讓軟體研發業者能運用我們的BlueCat Linux解決方案作為通用軟體開發平台，同時支援MicroBlaze與PowerPC處理器。」
  
; z7 C1 j) p/ E嵌入式開發硬體/軟體套件 – Virtex-5 FX70T PowerPC與MicroBlaze處理器版本為嵌入式系統研發業者提供所有必要的工具，快速啟動其嵌入式處理設計方案。除了包含獲獎無數的Xilinx Platform Studio 與ISER Design Suite 設計環境外，此套件亦提供一款Virtex-5 FX70T FPGA 研發公板ML507來加快系統設計、Linux參考設計方案、強大的處理器IP核心函式庫、以及USB JTAG下載/除錯訊號線。ML507內含許多高彈性的機板上記憶體選項，以及許多業界標準的連結界面，來輔助具備一個整合式、高效能與低延遲的PowerPC 440處理模塊的Virtex-5 FX70T FPGA元件。
/ q  ^( ?' H" t) k4 z" w* Q  
Wind River公司聯盟行銷部門副總裁Kuljeet Kalkat表示：「透過全新開發套件，賽靈思提供一個極具吸引力的平台，讓元件軟體研發業者可運用Virtex-5 FXT平台開始進行研發作業。研發業者可立即運用獲獎無數的Wind River Workbench開發平台來加快上市時程，開發以Virtex-5 FXT為基礎的單處理器，或是運用VxWorks與Wind River Linux開發多核心元件。」
  
( [- c7 J( Z# I' w1 d9 z套件中含有一個預先建置的Linux影像與以PowerPC 440處理器為基礎的嵌入式處理參考設計方案、DDR2記憶體界面、以及Gigabit乙太網路界面，協助硬體研發業者快速展開設計。顧客也可使用簡單易用的Base System Builder精靈，並透過 Platform Studio加入其客製化IP，從頭開始建置完全客製化的設計方案。ML507 公板為使用者提供各種高效能I/O界面選項，包括像是Gigabit乙太網路、PCI ExpressR等各種標準界面，以及各種客製化界面，並運用Virtex-5 FXT元件中的gigabit收發器，搭配SMA連結器來進行開發作業。
  
* b5 U7 u: N& v- I. p, H在軟體開發方面，此全新套件擁有賽靈思軟體開發套件(Eclipse開發環境與GNU工具)、各種嵌入式作業系統、以及即時作業系統的支援。版本細節如下：
; t! c/ l' E! R0 ~  c*       Linux
0 [, F, S8 ]6 Xo   Wind River 通用型平台，Linux 2.0版
. H: D* U+ j' M" R9 d6 K" Ao   MontaVista Linux 4.0 版(5.0 版即將問市)
/ E! F0 P9 J/ v% Vo   LynuxWorks BlueCat Linux 5.4.1版
o   TimeSys Linux版
*       RTOS
o   Wind River的VxWorks
o   Green-Hills INTEGRITY
5 o/ X! _2 V/ o, n! To   ExpressLogic ThreadX
5 p2 ]# Y) u: T& I; b8 X! [/ [  
業界標準PowerPC 440 處理器模塊在Virtex-5 FXT元件中的運作時脈達550 MHz，處理速度達1,100 DMIPS，並提供整合型DMA通道、專屬記憶體界面、以及一個浮點運算單元(FPU)選項、一個5x2主控/從屬端交叉切換器等優勢，不必犧牲速度，還能最佳化客製化嵌入式系統的彈性。APU(輔助處理單元)控制器能針對各種協同處理元件，讓處理器直接連結至高速FPGA邏輯元件。PowerPC 440已獲得業界眾多工具/RTOS領導供應商的支持。
$ j# M5 f3 m- L- H  
賽靈思公司平台解決方案與服務行銷部門總監Tim Erjavec表示：「內含創新PowerPC 440模塊的Virtex-5 FXT FPGA，讓研發業者能針對各種高效能應用，將各種複雜的系統整合至單一FPGA元件，進而降低成本。新款嵌入式開發套件藉由在一個高效能、客製化的硬體平台提供各種智慧型工具、IP、以及參考設計方案，進而加快這些複雜設計方案的開發流程。」
. E) g9 n2 z- L4 I  
2 x, S( Q6 \6 @+ W內含元件項目
嵌入式開發硬體/軟體套件 – Virtex-5 FX70T PowerPC 與MicroBlaze 處理器版本內含以下元件：
o  ML507 研發公板 (評估平台)
o  Ultimate Productivity 與ISE Design Suite
o  ISE™ Foundation™工具套件 (完整授權)
* v# ~2 ~+ J0 f) u/ Ho  獲獎無數的Platform Studio™嵌入式工具套件 (完整授權)
o  預先驗證的參考設計方案
o  支援針對PowerPC 440處理器在Linux或各種RTOS上開發嵌入式軟體
* o7 n; w/ ]3 k) u, `+ j" ?o  USB JTAG探測器與區域性電源供應器
o  小型的FLASH 元件與乙太網路與序列埠的跨線
o  說明文件
  
  n4 m' A) K9 C/ w6 Q7 q; o價格與供貨時程
嵌入式開發硬體/軟體套件 – Virtex-5 FX70T FPGA PowerPC 與MicroBlaze 處理器版本 (型號DK-V5-EMBD-ML507-G) 現已透過賽靈思、銷售通路、以及線上商店以2,595美元的價格供貨。

jiming

賽靈思(Xilinx)宣布推出一款功能強大的全新開發套件，協助顧客針對以PowerPC 440與MicroBlaze處理器為基礎，建置嵌入式處理系統。全新開發套件以Virtex-5 FXT FPGA系統整合平台為基礎，讓硬體與軟體研發人員能快速針對通訊、軍事、航太與其他領域的各種處理應用著手規畫、研發，以及除錯。  

嵌入式開發硬體/軟體套件Virtex-5 FX70T PowerPC與MicroBlaze處理器版本為嵌入式系統研發業者提供所有必要工具，快速啟動其嵌入式處理設計方案。除包含Xilinx Platform Studio與ISE Design Suite設計環境外，此套件亦提供一款Virtex-5 FX70T FPGA研發公板ML507來加快系統設計、Linux參考設計方案、強大處理器IP核心函式庫，以及USB JTAG下載/除錯訊號線。ML507內含許多高彈性的機板上記憶體選項，以及許多標準連結介面，來輔助具備一個整合式、高效能與低延遲的PowerPC 440處理模塊的Virtex-5 FX70T可編程邏輯閘陣列(FPGA)元件。  

LynxWorks行銷副總裁Robert Day表示，賽靈思為研發業者提供一個可擴充性嵌入式處理平台，支援低成本Spartan-3A FPGA內的MicroBlaze軟式處理器，到Virtex-5 FXT FPGA中的高效能PowerPC 440硬式處理器。針對此款套件上市，LynxWorks將推出BlueCat Linux BSP，讓軟體研發業者能運用BlueCat Linux解決方案作為通用軟體開發平台，並同時支援MicroBlaze與PowerPC處理器。

chip123

業界首款單晶片FPGA解決方案支援40Gb與100Gb電信設備 為100-Gigabit乙太網路電信基礎建設過渡期帶來快速且低風險的轉換途徑
4 \: q. g! A4 l, v$ M* q2 f0 Z
全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司 (NASDAQ: XLNX)今日宣布推出業界首款專為電信設備製造商設計的單一FPGA解決方案，以開發次世代Ethernet 橋接器與交換器解決方案。為了刺激40-與100-Gigabit乙太網路(GbE)市場的創新與成長，賽靈思為其領先業界的高效能65奈米FPGA產品系列加入了VirtexR-5 TXT平台。Virtex-5 TXT平台由兩個元件所組成，不但具備數量比其他任何FPGA都多的6.5Gbps序列收發器，也可獲得特殊應用IP、開發工具與參考設計的完全支援，以建置高頻寬通訊協定橋接功能。
9 T3 `5 ?: w" d  

$ R4 L- y" d; b) E) V/ k賽靈思通訊事業群副總裁Dean Westman表示：「因VoIP所造成網路流量的爆炸性成長，讓全球IP基礎建設快速擴充的需求急速增加。這對用以在廣域網路上傳送資訊的IP骨幹網路容量、個別核心路由器尺寸、router-to-router連結頻寬、以及光纖傳輸網路之效能將造成直接的衝擊。Virtex-5 TXT FPGA藉由支援超高頻寬通訊的功耗最佳化可編程平台，可解決這些需求對硬體設計人員帶來的挑戰。這不僅為電信產業捎來極大的佳音，同時將加快多媒體服務所需要的40GbE與100GbE基礎建設開發的速度。」
  
2 a* s$ c* [: x; D  gCommunications Industry Researchers (CIR) 分析師 Lawrence Gasman表示：「由IEEE帶領業界所創建的40GbE與100GbE系統，將在2016年帶來43億美元的年營收。雖然全新的Ethernet標準將衝擊從廣域網(long-haul)至互連網(interconnect)的每一個網路領域，但最先的需求預期將來自伺服器，這部份預計在2016年將佔40/100Gbps乙太網路市場的40%以上。即使佈建了40Gbps乙太網路，市場對於100Gbps仍有其需求；特別是交換器連結，預計在2016年將拿下50%的100GbE市場。」   
; Y1 I% t2 c6 [" p  
彈性化的FPGA 架構

Virtex-4 FPGA系列首度採用的創新ASMBL™架構，讓賽靈思得以快速開發與建置應用領域最佳化矽平台，以因應特殊市場與應用的技術需求。全新Virtex-5 TXT平台透過48個6.5Gbps GTX收發器，可獨特針對100 Gigabit 乙太網路應用進行最佳化。這款產品專為增進10/100Gbps連結訊號完整可靠性，降低每個通路的功耗以增加可靠度、並為多重通訊協定提供可編程支援所設計，因此可輕易適應演進中的100Gbps光纖模組與媒體存取控制器(MAC)間的界面標準。
: f# y) \7 D5 X& }9 K- g1 x  
Virtex-5 TXT 元件提供唯一具備內建彈性與重複編程的單晶片解決方案，可在40GbE與100GbE硬體需求與標準成熟時提供擴充性；亦可提供目前所需的600Gbp總頻寬，以建置下列網路橋接功能：
*   100GbE至120Gbps Interlaken
*   40Gbps Quad XAUI至50Gbps Interlaken
! l+ o. I, g& X7 _*   OC-768至OTU-3
*   SFI-5至4xSFI4.2

5 y8 E$ U' H! t( I& h非電信應用
Virtex-5 TXT平台的高頻寬功能也很適合應用於高效能運算與視訊廣播等領域。Virtex-5 TXT元件在單一可編程晶片上具備大量的收發器與支援多重標準的能力，可滿足這些市場所強調的彈性化、效能與低風險等需求。
, E$ @6 z$ c; z7 E6 c1 Y  
尖端創新
100GbE系統的早期研發業者仰賴Virtex元件所帶來的可編程性與效能等尖端優勢。 2006年 11月在Finisar所舉辦的SC06 International Conference、以及Level3 Communications、 Internet2與加州大學聖塔克魯茲分校(UCSC)等活動與地點，Xilinx FPGA元件被用來展示全球第一個成功透過工作網路(production network)進行100GbE傳送作業。電信服務巨擘Comcast公司在今年六月宣佈透過業界首款100GbE路由器界面，在位於美國賓州費城與維吉尼亞州的McLean市之間的現有骨幹網路基礎設備下，成功完成了100GbE的技術測試。Comcast公司所用的這套系統採用了Sarance Technologies以Virtex-5 FXT FPGA為架構開發的高速乙太網路IP核心(High Speed Ethernet IP Core；HSEC)。該元件現在也屬於全新Virtex-5 TXT解決方案的一部份。
* ~. a5 [$ q3 O+ j. h/ D/ V; }1 p  
Sarance Technologies 研發部門副總裁Farhad Shafai表示：「於單一Virtex-5 TXT FPGA元件上即可整合我們的乙太網路IP解決方案，這對於電信設備製造商是一項極具吸引力的選擇，不僅可加速其產品上市時程；並可讓硬體開發業者透過使用最少的零組件與機板空間，進而降低系統成本，並能達到功耗與散熱管理的目標。這不僅僅簡化過渡到100GbE的過程，也代表有線電信業者可藉由建置次世代多媒體基礎建設，獲得最大的收益。」
  
價格與供貨時程
, ?' L0 J, K1 q$ b( h顧客可立即開始採用ISE™設計套件service pack 3來為Virtex-5 TXT FPGA進行設計，該設計套件可由www.xilinx.com/ISE下載。HSEC IP 核心可由Sarance Technologies (www.sarance.com)下載。Virtex-5 TX150T與Virtex-5 TX240T元件將於2008年底開始製作樣本，量產元件則將在2009年第一季推出。TX150T元件在2009年下半年的每5千顆的單價將低於500美元。Virtex-5 EasyPath™可支援Virtex-5 TXT 元件，以降低量產成本。

heavy91

賽靈思推出針對目標設計平台的特定領域方法

帶動FPGA設計革新趨勢

2 V/ r2 G1 N# X5 v1 Y; U

* |) f8 Y7 q* L  t

新款ISE Design Suite 11.1樹立業界標準

為嵌入式、DSP、以及邏輯研發業者提供多項FPGA設計工具與智產權

5 \) |/ R/ _/ ?6 E0 o全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司(NASDAQ: XLNX)宣佈開始供應 ISE® Design Suite 11.1，此產品為業界首款FPGA設計解決方案，能支援可針對邏輯完全互通的特定領域設計流程與工具組態、數位訊號處理(DSP)、嵌入式處理、以及系統層級設計。ISE Design Suite 11.1問市是一個重大里程碑，透過運用更簡單、更聰明的設計方法，所推出的特定設計平台，可協助用戶開發針對各種市場與應用以FPGA為架構的系統單晶片解決方案。
/ B0 y9 w$ N6 u3 r+ e" v2 |& }& I3 x

* O9 i7 v4 u% z) t5 a賽靈思此款最新屢獲獎項的ISE Design Suite，已開創了一個新的領域，可提供用戶社群許多精密的FPGA設計技術，涵蓋四種特定領域的設計組態版本，包括：邏輯、DSP、嵌入式、以及系統等版本。每種版本均提供完整的FPGA設計流程，專門針對用戶設定(工程師的偏好)和特定領域方法及設計環境的需求量身打造，讓研發業者能更專注於開發各種能為產品加值及增加其競爭差異化的應用設計。
$ k0 R1 R% M# u% Z& W3 s
ISE Design Suite 11.1亦結合許多新特色與簡單易用的強化功能，更進一步提升Xilinx針對特定設計平台所推出的基礎FPGA與特定領域工具、技術、以及智產(IP)元件。與Xilinx新款Virtex®-6與Spartan®-6系列元件一起推出的特定設計平台，讓嵌入式、DSP、以及硬體研發業者，能得到種類眾多的矽元件，其背後還有開放性標準、通用設計流程、IP、研發工具、以及執行階段平台等支援。採用ISE Design Suite 11.1將可縮短50%的研發週期、減少10%的平均動態功耗、且可提高比現有世代Virtex-5與Spartan-3 FPGA設計多2倍的工具效能，並讓先期採用客戶能利用最新Virtex-6以及Spartan-6元件搭配特定設計平台，盡早展開研發工作。
) a% m8 _/ i. ~. j5 Y! \! {
賽靈思ISE Design Suite資深行銷總監Tom Feist表示︰「新的FPGA用戶來自不同的設計領域，所以其考量的設計重點也不相同。我們已無法用一種設計流程或環境來滿足每位研發業者的需求。為因應此現況，我們的11.1版ISE藉由提供工具研發業者所需，可配合其工作方式的特定設計平台，讓客戶在更快的時間內，能將構想變成產品。這種特定領域的方法已累積超過兩年的研發，並經過先期試用用戶的密集公開測試，為FPGA設計工具建立一套新的互相溝通標準。」
" h7 G! n1 ?/ q" y: u! f
0 Z  [) H4 e& ^; I: gAtomic rules公司技術長 Shepard Siegel表示：「ISE Design Suite 11.1在完整的設計環境方面提供非常顯著的進展，協助幾乎所有類型的研發業者運用FPGA從事產品研發。根據我們本身在約六項設計中使用測試版ISE Design Suite 11.1的經驗，我們專案在各方面都有顯著的改進，如執行時間縮短三分之一，在使用率和Fmax效能方面都提高10%。」
1 j9 n7 q3 h* _0 e" u
6 [5 J: V% U6 Q* T- N9 G' i領域最佳化的設計組態
每個 ISE Design Suite 11.1 Edition 皆提供涵蓋前端至後端的設計環境，結合Xilinx在設計輸入、合成、建置、以及驗證方面的獨家技術，並整合領先業界的第三方與模擬解決方案。藉由這種方式，研發業者可選擇最適合其設計方法的組態，配合Xilinx特定設計平台，以達到優異生產力、更快設計流程、以及最高品質成品。

• ISE Design Suite Logic Edition 針對邏輯與連結研發業者的需求進行最佳化，搭配 Xilinx Base Targeted Design Platform，並包含: ISE Foundation、ISE Simulator、PlanAhead™ 設計與分析工具、ChipScope™ Pro 除錯與Serial I/O Toolkit、完備的基礎IP庫、以及位元流產生/元件編程工具。

0 O& r# i* Q& x6 {0 {# C

• ISE Design Suite DSP Edition具備Xilinx DSP Domain Targeted Design Platform，可針對演算法、系統、以及硬體研發業者進行最佳化，並包含：針對DSP 的System Generator、AccelDSP™ Synthesis Tool、DSP專屬IP、以及邏輯版本的所有基礎FPGA設計工具與技術。

0 V$ E- ^) c, V

• ISE Design Suite Embedded Edition針對採用Xilinx Embedded Domain特定設計平台的嵌入式系統研發業者(包括硬體與程式設計業者)進行最佳化，並包含：具備Platform Studio Design Suite的Embedded Development Kit (EDK)、現有提供單獨販售的軟體開發套件(SDK)、嵌入式IP包括MicroBlaze™ 軟式處理器、加上邏輯版本中所有基本FPGA設計工具與技術。
• ISE Design Suite System Edition針對採用Xilinx Connectivity Domain特定設計平台的系統研發業者進行最佳化，並包含：邏輯版本、DSP版本、以及嵌入式版本的所有工具、技術、及IP。

更高生產力、更快設計、更好結果
$ K. U/ z# t2 Z1 aXilinx亦強化整個設計流程的跨工具通訊功能，在所有設計組態之間建構緊密的互通性，並採用EDA業界標準的FLEXnet 授權解決方案，提供ISE Design Suite 11.1的突破性效能、功耗、以及成本優勢。

8 j8 M1 f. o% }嵌入式與DSP流程將會更緊密地整合，以簡化建置流程，讓嵌入式、DSP、IP、及客製化模塊能整合到單一系統。設計流程的每個步驟均經過最佳化，以協助產出更多具備多重執行緒的擺置與繞線功能、支援分散式處理技術的SmartXplorer 與ExploreAhead、以及第二代SmartGuide™技術的「每日週期次數」(設計循環)、讓編譯速度加快兩倍，進而加快時序收斂。ISE Design Suite 11.1 亦擁有先進的最佳化功耗演算法，以及無與倫比的設計可視化功能，能存取所有版本的全功能PlanAhead設計與分析軟體。研發業者可更有效率地評估、分析、以及最佳化建置結果，以加速達成效能目標、更高元件使用率、以及更高設計品質。

4 T* @  n/ ]/ }7 z$ R. U% w

8 C# y* O: ^, x此外，ISE Design Suite 11.1 用戶現在將有更多彈性，去設定自己專屬的安裝環境並監控使用狀況。新的浮動授權模式，讓多個不同地點的多位用戶能使用同一個授權方案，讓客戶能以更低廉的成本來支援大規模或分散多處的設計組織，並協助降低整個專案的成本。此外，也可採用鎖定節點的授權模式，讓客戶選擇僅限單一主機使用。
! N7 c5 X9 v6 D3 _
, D, d; k8 K  i' i& R* Z5 L1 s價格與供應時程
目前具備Virtex-5和Spartan-3 系列FPGA的完整特定領域版本方案的ISE Design Suite 11.1，已開始供應。針對Virtex-6與Spartan-6 FPGA的支援方案，現已透過ISE Design Suite 11.1先期計畫提供給客戶，並將在ISE Design Suite 11.2版本中全面提供給所有客戶。
: t, H- D( y! W
( |: \/ Z6 y+ B; s5 z
ISE Design Suite 11.1在美國地區鎖定節點的授權費用為:邏輯版本2995美元，嵌入式版本3395美元，DSP版本4195美元，系統版本4595美元。此外亦推出彈性浮動式授權方案。客戶可至Xilinx網站免費下載，可試用30天的全功能測試版ISE Design Suite 11.1。更多關於ISE 11.1軟體套件資訊，請瀏覽︰www.xilinx.com/ISE網站。
  \6 R! I1 B* b
% D, y+ E0 ?% Y7 i3 a3 s; f' O2 Z' C[ 本帖最後由 heavy91 於 2009-5-4 09:59 AM 編輯 ]