如呵加快HSPICE模擬 5BIT 的 計數器 的 上升及下降數度

chris5555jw

以下為我的計數器程式 用HSPICE模擬的 但是模擬出來後 發現5BIT的計數器的波形的上升及下降時間有點慢
  k; E' G/ m- \! }0 s因此影響到我後面電路的功能 所以想請問各位大大 能否增快計數器波形的上升及下降速度
& w5 o. Y: m4 j- m& b**and2
.subckt and2 4 5 3
m1 1 5   0   0 nch5 w=1.5u l=1u
m2 2 4   1   0 nch5 w=1.5u l=1u
m3 3 2   0   0 nch5 w=1.5u l=1u
m4 2 4 vdd vdd pch5 w=3u l=1u
m5 2 5 vdd vdd pch5 w=3u l=1u
m6 3 2 vdd vdd pch5 w=3u l=1u
.ends

**nand2
  s4 ^6 h/ r9 F.subckt nand2 4 5 2
m1 1 5   0   0 nch5 w=1.5u l=1u
$ b2 J' l9 f% H6 o7 i1 g/ }" jm2 2 4   1   0 nch5 w=1.5u l=1u
4 C% m; P9 `6 G* J. Wm4 2 4 vdd vdd pch5 w=3u l=1u
0 A2 y: k- ]: F& D5 S3 u7 |# {m5 2 5 vdd vdd pch5 w=3u l=1u
$ s0 u( L# \* P- c3 E% l.ends
+ A  e; x8 L% G! R9 P# Z
/ d1 `& H6 ^5 n! I3 Y% p**nand3
, j: H: `% b0 m# v& K.subckt nand3 5 6 7 3
, k( ]# s* [8 S& F- `( B6 rm1 1 7   0   0 nch5 w=1.5u l=1u
m2 2 6   1   0 nch5 w=1.5u l=1u
$ W4 G3 _3 i0 dm3 3 5   2   0 nch5 w=1.5u l=1u
( V" |: z" s7 fm5 3 5 vdd vdd pch5 w=3u l=1u
m6 3 6 vdd vdd pch5 w=3u l=1u
/ ?! l, c  T4 m3 @4 }m7 3 7 vdd vdd pch5 w=3u l=1u
.ends
( u5 ]/ E% }8 m8 [, V3 H' B0 g
.subckt td-ff d clk clr q q-
x1      b4  b2  b1 nand2
x2  b1 clr clk  b2 nand3
x3  b2 clk  b4  b3 nand3
: T' D# F- z  `x4  b3 clr   d  b4 nand3
  U; E. }$ {0 C( N' `9 g) I2 Zx5      b2  q-  q  nand2
x6   q clr  b3  q- nand3
.ends
) G0 @  [. M- {, l5 y2 G1 Z9 @2 D
, C& N3 l7 C; R* J2 K0 X+ Q1 y( I9 e
**counter-1bit
6 p" a& x/ N' W/ }; D% ]3 |& ?.subckt counter-1bit ck clr q
: S" y. X' p4 _$ u& B5 vx7   d clk  clr q q-     td-ff
! ~* V2 X; W5 v3 n- A( k4 b# Y, c8 Mx8   q-  t   d            and2
x9  ck clk                 not
.ic v(d)=0
.ends
. U" w8 S+ H" l+ {$ e/ t

**counter-5bit
.subckt counter-5bit ck clr tqa tqb tqc tqd tqe
x10  ck  clr tqa counter-1bit
) R4 g1 L2 ]. J2 s* e6 D; V, q, f% Ox11 tqa  clr tqb counter-1bit
! G7 e) ~# _; I7 C  s' r" |x12 tqb  clr tqc counter-1bit
x13 tqc  clr tqd counter-1bit
x14 tqd  clr tqe counter-1bit
# g+ ?  g  d9 P2 K4 w( m.ends

hvpower

這個不是HPSICE的問題  是你的邏輯門的傳輸延時和相應問題 ，你把你電路里面的MOS管子款髖長比增加 應該可以減小一部分