關於FPGA Rount SSTL I/O and DDR問題

小朱仔

各位先進前輩
小的最近要將設計好的DDR Controller
放於Xilinx V5 FPGA內做P&R
7 t9 U2 i- }: ]選用SSTL2 I/O,但是合成完後
' N3 X- W/ N* D) N4 u" H電路都不會動
# U1 B/ A$ m  I* C' z- ?, s$ M不知道FPGA對DDR的連接上
1 a4 L7 @5 i4 @* Q3 ^7 n0 p小弟有什麼沒注意到的
, [( m7 \- L1 s8 u; F& ]0 Q造成電路不動作
) _1 ~- D- g6 B4 Q另外,不知大大們知不知道DDR的動作原理
0 _3 {" F* O  N" M1 x; Z7 l% `  |可否解說一下
/ ^4 N8 b% s; J0 V4 o  L; M感激不盡~~

tommywgt

不容易回帖討論的問題, 留msn討論?