Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
查看: 6545|回復: 1

[問題求助] 關於FPGA Rount SSTL I/O and DDR問題

[複製鏈接]
發表於 2008-11-26 00:53:22 | 顯示全部樓層 |閱讀模式
各位先進前輩
1 J2 g$ J4 u0 N3 f2 z小的最近要將設計好的DDR Controller
0 m, A9 L* B7 I: o/ Y3 j放於Xilinx V5 FPGA內做P&R
* r$ n5 q! ]/ ], I3 ?選用SSTL2 I/O,但是合成完後. b0 R5 ]6 y. V+ ~- k1 b' Z
電路都不會動
: n' {6 R% ]0 p% D0 Y不知道FPGA對DDR的連接上
4 \: S8 @* _8 g) ?* e1 c' ]2 p小弟有什麼沒注意到的. b, p0 ?6 G& U3 z" U- V' k5 r
造成電路不動作& \* @+ v% S# `) ~/ P9 I
另外,不知大大們知不知道DDR的動作原理
, i- y2 s0 q& ~2 Z4 W可否解說一下
7 I" Q! _( h8 U" I感激不盡~~
發表於 2008-12-15 16:30:19 | 顯示全部樓層
不容易回帖討論的問題, 留msn討論?
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |才庫事業群

GMT+8, 2021-11-30 05:44 AM , Processed in 0.103006 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表