VHDL 倒數60分鐘

hope1014

因為我用的程式是Quartus II
5 E, p, U& t( i  S4 O" L# Q
5 C  p1 a! g# V0 X2 t* P而且我用的是元件編輯電路圖

3 L  `3 Z* ?$ |( ?; L# e我知道需要 一個倒數60分鍾的主程式
! d% i  j; c7 h# C
可是卻不知道如何下手...

但是又怕有了
( `2 w7 q# [$ H+ H7 B! H2 v
6 q. B. Y4 w1 a, e+ }電路圖卻不知道如何連接= ="

請問有高手能幫幫我咩?
2 v! A- n( f/ h6 K5 I
+ l; S9 F5 x6 }" h9 _( d2 F或者給的方向倒數怎寫...

3 ?) T5 p* v( j+ bxt_1014@hotmail.com

jungswee

用VERILOG寫可不可以呀？
做個計數器，然後綜合一下就可以了吧

hope1014

嗚嗚
我有爬到VERILOG的文章
! J' T* W% W3 P  r+ [7 T9 c/ |# P可是我需要VHDL的寫法
才可以跟其他電路方塊連接吧

- c/ ?+ {* j" v) g7 k  f5 K) mps.其實我不是很熟...
其他電路分塊都是vhdl的寫法

hope1014

LIBRARY ieee;
USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all;
ENTITY counter_60_seg_v IS
        PORT(Clrn,Load,Ena,Clk        : IN  STD_LOGIC;
+ E( }1 C" A9 J  n0 x- W6 d                 D0,D1                           : IN  STD_LOGIC_VECTOR(3 downto 0);
* u" _$ I% K1 L: C         Q0,Q1         : OUT STD_LOGIC_VECTOR(3 downto 0);
/ O! k1 {% I# ^0 l% Y8 J8 P, W                 Co         : OUT STD_LOGIC);
" y, f" W6 @9 H) ?9 TEND counter_60_seg_v;
ARCHITECTURE arc OF counter_60_seg_v IS
& v9 O# ?: Y2 Z4 E# |6 Z BEGIN
  PROCESS (Clk)
     VARIABLE imper0,imper1 :STD_LOGIC_VECTOR(3 downto 0);
* ~& a/ `9 X: g4 Q) K  BEGIN
8 d. A. Y  p2 P4 D4 Z        IF Clrn='0' THEN  imper1 := "0000"; imper0 := "0000";
. T( A$ l8 s) r; r" |$ a    ELSE IF (Clk'event AND Clk='1') THEN
                IF Load='0' THEN   imper0 :=D0; imper1:=D1;
3 F! E+ R# r# ^7 }0 e) e            ELSIF Ena='1' THEN
               IF imper0="1000" AND imper1="0101" THEN
                  imper0:="1001";
               ELSIF imper0<"1001"  THEN imper0 := imper0+1;
               ELSE imper0:="0000";
                    IF imper1<"0101" THEN imper1:= imper1+1;
                    ELSE  imper1:="0000";
                    END IF;
               END IF;
* k. D0 Z2 e( ~: k# l( J* `: n; a             END IF;
. I4 J4 ~4 V9 L0 i1 ~        END IF;
) K3 T7 f% t! B' e# X/ {# n3 ]   END IF;
        Co<=imper0(0)and imper0(3)and imper1(0)and imper1(2)and Ena;
1 T) g! u2 t% N9 i5 R- b% @        Q0 <= imper0; Q1 <= imper1;   
   END PROCESS ;
END arc;
6 l' j  K$ p* K3 m, n" r/ n0 g, \
& l% x9 Z' F" r$ j+ E3 G# k這個是60模計數器設計
要怎弄成倒數60?
+ t7 {4 Z6 t6 c3 `2 ^9 X/ o0 T( J  A" ]有人會用成倒數60秒先幫忙吧
請問一下我會用到幾對幾的多工器啊

jerryyao

現在的工具都支援verilog和VHDL混合使用。
現在的工具都支援verilog和VHDL混合使用。

michael6172

這不是很簡單的東西嗎?怎會寫不出來
" v" @9 O" H% f
) V& n5 I: O! I
除頻除到一分鐘阿,在遞減counter就好啦....

dannyc

Quartus II 可接受verilog, vhdl以及Schematic多種語言的混用，只須在呼叫的接口上分別對應即可。
若有須要，我很樂意幫忙。
1 O* T! t5 l( Q: I, E5 \0988310302

Danny

hope1014

真的沒有人可以幫幫我嗎
) [1 Q. U; m! z身在澎湖資源有限
' P) ?! h8 U1 O/ _只能上網求助資料~"~
我可以提供
七段顯示器、除頻器、4對1多工器、6對1多工器、掃描電路設計圖、消除開關機械彈跳器的程式
我是用電路圖編輯電子鐘的
5 T: z. s- B. H. M2 i0 [+ i所以比較不需要程式叫程式
% m- N" R( C3 F8 R8 D9 ^" j
2 h4 T7 M$ b( D3 w* t拜託 有人能+我MSN
, a( q5 y" ], a9 }3 c% @7 e" Uxt_1014@hotmail.com

hope1014

第一個是書上的電子鐘範例
第二個是我大概連接的電路圖
裡面的60模 靠自己的想法改了裡面的程式

或者有高手能用第一個電子鐘範例來修改??~"~

ps.我只能用VHDL ㄒ^ㄒ