求助Peak detector設計

ericlee0825

想請教板上各位前輩，小弟最近在設計用於VCO AAC電路的peak detector，採用的架構如附件，
$ h8 o- e+ x) ]+ {6 C/ X- x, ^7 b1 b. Q但在模擬時遇到問題，我的輸出Vrmp並沒辦法trace我輸入的peak value

) a! L' i5 m& F8 v舉例來說我輸入Vp-p為1V的信號，但是輸出可能只有0.5V，若輸入Vp-p為1.2輸出可能變成0.55，
! y& p2 V3 k4 w9 X" g0 i: U! N經過實驗，輸入輸出仍維持線性關係，但並無法真實的"偵測"輸入的peak值，想請問各位前輩在設計
+ Y4 Q( {, V! L上有哪些需要注意嗎?