請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
5 D7 t: j3 g) Q8 `phase-margin差不多70度，
不過-3dB頻率還不到1KHz，
1 h6 s# P/ v: b% m3 z+ \接著我就去模擬此電路其它特性，
當我把op的正端輸入接地，接地端電壓設為0
然後去看此模擬結果，負端的輸入端理論上應為0
; [; s: J. V! r7 ?8 [0 e不過似乎大約是0.6v，
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
應該朝哪個方向去改這個op比較好?

麻煩各位了，謝謝。

ukyo

因為MOS沒有工作在正常區域，
所謂接地的意思，並不是真正接到地
而是接到你的共模準位
（例如VDD/2）

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
如果你沒有接負迴授，當然也不會拉在一起囉

yalon

換言之...
* ?, [8 m8 z! Y3 q如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
你給他 正單端為接 gnd.  
: p, x; _1 X  I: }這輸入端  操作在 -off-
那你的 op 當然不在正常工作範圍囉.

: c; q6 \5 ?  o3 j1 z9 l你再看看.... 給個 ac ground 的電壓去 sim 看看.

加油 !!

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）