|
ISE初階課程
# _7 K/ j% v# z: \7 ?Contents:
# ]6 c& N/ `5 t1 }3 HISE design flow,
( l- D$ ]' r0 Y/ j3 |! Q. ndesign constrain, # J6 j; Z8 \( t9 {1 r8 ]
RTL / schematic design,
0 w* O- h. {9 m- E1 i+ s8 ~FSM design and optimization,
- C, ]: i+ z: D% ^9 _ K& Upin assignment. 1 g9 X, R* F* \- K) O& z; |; e
9 n" B% m1 B* d9 Q& m
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE 2 {% ~9 I/ G9 P% t
10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
$ p" p; i, q# L7 z$ t實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine): d) t! U& m b3 R4 _) e9 Q
,設定ISE運算處理策略等。
{: H0 u$ x6 D. ]$ {1 f6 |- y! K3 ~ H0 C" N
ISE進階課程4 ?3 W" t- d( C$ a, i3 F* b2 ^
Contents:
: k+ z; a$ k3 j% _timing constrain and reports, ; m; B3 [: a& N* V# ^% e
FPGA editor, . I% H `8 ?( S: `- V+ x& h
NGC / EDIF project. i" e8 g) `- }
+ [: a O& b& g2 r' H+ m
ISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要6 E1 t4 p: Z; ?1 w' \, g# ~
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。
0 d6 J4 [' L" P, f% D# E" H1 m T" i) F7 V
$ q4 e. R, o1 {% g) N! ]' w* N+ A2 B9 b, L# U8 B! q+ b
預計八月底台北開課(交通捷運便捷)8 D A9 Y' \% I. l3 t8 U: T
# c2 N9 c8 ~* U0 _) X+ O
若有意願報名者
6 f# ]0 c4 S3 n' \2 [! I( g: b
- J: R' m* L' k可來信洽詢~4 L, X a/ ~* |* }% O; w
flower18kimo@yahoo.com.tw |
|