Transient 與 DC 模擬結果不一致，是哪邊出問題？

shaq

我在設計一個 Bias circuit, 電路示意如圖所示。

+ J, ~- A5 y  w1 X. A. S1 \- P, k# o
8 v% m6 V6 |$ a0 {Iref 為 bandgap reference 產生，我希望 Vo 的電壓為1.35v左右。
, Q1 S1 d" w3 ]9 o$ H/ u/ a( u" \
我在 DC 模擬時，Vo 可得到正確的電壓。 但在跑 Transient 時，Vo 大約為 0.75v 而已

2 J5 ]) M' ?2 X9 b; HBandgap reference 已加 Start-up, 由模擬時可看到 Vref 已被拉起到 1.0v，
) W+ ]& O& D, J. ?4 C# q( D此時，電流也產生出來了。
6 |  T4 h, N  ]; F2 w/ L0 |9 m
9 g* l: Z! G5 H9 k但 Vo 的電壓就是與 DC 模擬時不一致，不知道是哪邊出問題 ...  百思不得其解啊∼

finster

你在跑Transient時,Iref的電流是否正常,因為有出來並不一定等於電流等於你在跑DC時所設的電流值
3 F9 n2 X6 w6 n2 z5 C另外,你 Transient的時間設多少,會否電路還沒有穩定,把 Transient 時間拉長再看看

li202

這樣的設計不好
利用兩顆MOS的Vds來做偏壓是很容易因製程關係而跑掉的~~~

tran與DC的收斂會不同，導致Vo的差異會很大

[ 本帖最後由 li202 於 2008-9-8 11:56 AM 編輯 ]

sensing

這樣的設計VO容易隨製程變化而飄動, 因為M4 與M7上的電流決定了VO值,
& _& |1 R! `: g( \: S' I0 I但是此電流在這樣設計下卻是不容易穩定, tran. 模擬通常應該比較接近實際情形
& s  w( [6 L* \(如果條件設的好的話)

yoyo0204

Bias circuit要輸出1.35V,可以加大m3 的length,讓m3的Vgs變大到1.35V,
, T0 f  q& p; F6 I  T在接出去