詢問Calibre的LVS如何判斷layout中MOS的D和S呢?

icekao

最近在跑layout的LVS時
軟體總是會將我的MOS的D和S判斷相反所以netlist接腳都會發生錯誤
不知道他的判斷依據是什麼呢?
; z  W+ L$ m! ]; s0 a試看高低電位呢?或者其他
& \. l3 _5 B- n另外...LVS自己抓到的MOS接腳明顯和我畫的layout接腳不一致應該要如何解決呢?
* J% F) \5 n- ?+ g) DLVS除錯真的是門高深的學問呀
; V; U8 t; C+ d  F3 C請各位大大幫忙解惑了
- A5 i! H) F( D. m0 V感激不盡呀....

lyj65102897

我觉得Calibre是不会判断错误你的D和S的，因为MOS管的D和S可以互换吧
肯定是layout的线接错了
我以前也经常以为是Calibre认错了
' i, _) Q( }! U3 e5 l结果都是我的线连错了
) o, I+ M  s! W+ M% o我觉得Calibre认定D和S是从layout的连接上来判断的

henk_zxd

樓上說的是對的，Calibre是根據layout的連綫來判斷D和S的。
& d2 ]; T. H- o6 s應該仔細檢查一下自己的連綫是不是有問題。

icekao

layout中是否有哪些技巧可以避免LVS抓錯接點呀
像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

12345

可以,像非對稱MOS(12V以上會有),S和D是長不一樣,那只是看LVS COMMAND FILE怎寫,蓋個DUMMY層,還是可認出,有的RF的MOS在PDK有的有蓋dummy來區分,S和D

arthur03226

原帖由 icekao 於 2008-7-14 02:47 PM 發表
layout中是否有哪些技巧可以避免LVS抓錯接點呀
, K0 y; u( p$ P) i7 C像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

% f* s9 s& [4 d+ N' X

: K5 j, Z+ r5 ~' c9 ?套一句以前老前輩所說的一句名言，電腦是不會出錯的，有錯一定是你錯。
你先檢查你VSS是不是跟VSS2 short了，比較實際。
: W( L" U4 v0 i: n  Jpsub layer蓋了沒?

sergio

  
9 F& `9 s2 D$ B! C2 v. {4 \
( ?- X4 E& ?; R# ~' a我個人也是認為 D S 的分別是由 CONTECT 去區分
' i6 I" b7 _. v$ T你在去CHECK 你的CONTEC 囉
LVS REPORT CHECK 順序 :
. i, w% X4 g& q  }& C1 SFOTCKECK
2 P4 J# N1 v- k1 U2. short Report
+ y: W, g, I4 }$ H- ^, j3.LVS Report
; W# B! a( E0 g3 |1 p2 {- h這樣順序解完.....我想你的LVS笑臉就會浮現ㄌ...ㄏㄏ

dickafaf

我也認為是你的接線錯誤...
- ]0 q9 T9 w6 L& Z# D讓LVS認諎了....

所以你要查一下電路...

icekao

小弟經過各位的建議..
. r+ m6 L0 t: g, a逐一修正後..
; D) n5 }; b' D7 ~% `1 G: s終於跑出那可愛燦爛的笑臉了...
6 f* ^$ I, o6 A" y! B4 \# X# F非常感謝大家