自強基金會【工業局補助】CMOS原理、佈局與設計(Lab)

jianping

97S138

介紹CMOS設計原理、CMOS積體電路的基本佈局及設計與模擬。雖然各種高階系統合成設計方法，在今天System on a Chip (SoC)的時代中躍為風潮，但Fully Customer Design仍是實現積體電路設計的基礎。本課程提供了專業、完整的豐富教材，強調理論與實作並重，以理論5週、實作5週的比重隔週交替進行，期使學員在短期內，能對CMOS積體電路的設計原理、佈局與模擬，有一基本認識。
1 u" d* x% k* w! C
8 l- ?( l: i7 u7 a※本系列課程為工業局補助課程，名額有限，敬請把握機會。
* @+ k. P$ c! I: d2 f
/ E& m6 F: S. H- j/ U- N. e0 j- P大專以上非電子電機相關的理工科系畢
* V' }1 w  s2 g- e1 f0 f
理論課：
1.Introduction to CMOS VLSI Technology
2.The Metal-Oxide Semiconductor (MOS)
3.Basic Introduction to CMOS Process
% |$ S  s. z# Y3 ^4.Circuit Characterization & Performance
* Z5 N* O6 d1 ^Estimation
5.Basic CMOS Circuit and Logic Design
$ y% b; v0 w2 [; ~3 O8 G' T6.High Speed Digital CMOS IC Design (Optional)
7.Low Power Digital CMOS IC Design (Optional)
6 u  ^% n( g2 Y+ T1 g- ^# ?! A, V實作課：
' l1 V% ]0 i8 O8 k2 P  Q1.Introduction to UNIX Instruction and Cadence Design
System
1 ^9 K& _; Y& V, F3 X2 I" Z2.Logic Symbol and CMOS Schematic
- s& N( O. F. ~% _2 e2 p3.Basic Digital Circuit Simulation Using HSPICE and Spectre
/ z+ x2 W% d8 U0 c6 q* N( ]4.CMOS Layout & Design Rule Checking (DRC)
5.Techniques of CMOS Layout
6.Hierarchical Design Concept
2 z+ O) d+ J: K0 V7.Extract and LVS (Layout vs. Schematic)
8.Dracula: An Off-line Verification Tool (Optional)


! L% H, v# J8 f. w3 S( L* z# g自強基金會 專業講師
1 L) T: i, V, H9 Q, m7 E
6000元

30 小時
! d$ {! _4 t+ t: E: e  z6 V
% N3 ]8 n- A! C2 J2008/06/20起，每星期(五)，共十週，18:30~21:30   
! p/ H1 ~/ s0 D/ T9 k7 B
+ Y3 }1 B' n8 M8 R' \新竹市光復路二段101號研發大樓  
% m; H- @/ P6 s$ k$ c$ ^
3 x% I) s  ]. {6 [# g! |% k經濟部工業局
; Q+ u( L9 N6 X6 g
5 }# h( v# G$ b) W2 j03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw  

報名方式，繳費方式，證書發放，常見問題與解答  
2 O9 B! h: |, }9 S2 _
CMOS-1.pdf，需加入會員才能預覽 ，   

4 {+ R$ U# ?% m0 ]9 z$ Z※本課程採用Unix Workstation工作平台，一人一機，含上機實作5週。
>※本系列課程為政府補助課程，今年僅此一次的優惠，名額有限，報名從速，敬請把握機會。
※因工業局補助課程，故不適用其他優惠方案。但消費金額可累積紅利點數。<<活動詳情請參閱本會網站「會員紅利積點活動辦法」>>
※若遇不可預測之突發因素，基金會保有相關課程調整及講師之變動權
9 I8 H6 s! t; ^( t5 M※課程費用：含稅及講義。