|
4#

樓主 |
發表於 2008-3-29 23:54:16
|
只看該作者
版主~您所謂的定需求是指~??
% G0 T4 I, }- a$ s. [4 n% ]: i# L
# A' I: \# w( |" k8 {我的話就是DAC輸出能越快越好(用於光學實驗)/ ~6 _2 s [" Q' ]# w
=================================================
7 L" o) T, m9 A/ p u不好意思~
9 z4 y4 `( R8 K, K. ]# w( }* E k: {: C+ G9 K3 k
我想請問幾個問題
( Q) I* B. P: W8 i( V, P0 b, x2 `/ u
像Xilinx FPGA
* K/ @9 ?% p, q+ `9 m" t( http://0rz.tw/193QX )
% t; ~. E5 N% q
- Y( s5 J% T G% ni/o有提到0 k: F+ z2 r8 k+ d# W* }: p: [7 q& Y
) [1 \9 @3 u/ z/ _7 g+ ^
分成selectI/O和differentialI/O
4 I5 k% y, h: C' o; u0 p. ^
2 @; k/ C) O- z4 y. I8 y是說~; k9 k& ?5 [8 u ~$ |! d, H( ]
2 h" I9 R5 w+ P% u* t* f; a
因為我現在要用FPGA外接一顆DAC作光學實驗$ T5 R( ~" y& M4 i% o% }
& Q; k3 f, _; x; y, e若我選用的DAC傳送介面是LVDS或是RSDS這類~
) ?9 V" H6 E2 `# x5 s, @! z" [ e' |
那fpga它速度上就要看differential i/o這一項嗎??
. s# V' `, D7 u8 d) V
$ \* W3 w. q/ u因為高速的DAC介面大多是LVDS
) e2 E3 }7 Z' U* s2 P" Z }# U) v0 ]
9 G, q& K: z( r7 `3 L8 j: k==============================================' ~8 K# s* @- \2 W u& E/ ^- s* L
& Y% d: [: c) g* K$ q t像這一顆(AD9734)
% E0 \8 f: B3 ]+ z2 Bhttp://www.analog.com/en/prod/0,,AD9734,00.html0 h- [& q5 h/ D- O! `( @- J
8 z2 S% M5 S' C1 Q他介面寫說用LVDS
. c) @" ~9 y' j( p
) u1 u8 D- m q7 P- q但又寫著, @* n+ ^$ p+ q& V
Double data rate (DDR) LVDS data receivers support * D3 c! d4 J! F; B. k
themaximum conversion rate of 1200 MSPS., `% P# O& C* ? e& e& G
: m9 m ~! R0 ]9 V0 X
我搞不太清楚 = =?
$ T! b% s7 E7 Q: I/ ^3 T8 {% a/ T" W, j( E# h: M7 _
============================================== |
|