tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

9 Y5 H9 d# `& h8 c
各位前輩好

小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
4 a" `  l& u" i
小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE

在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況

: i9 \/ ?- D1 F2 _
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
3 [; A& L( ]( |5 k5 Y: I
8 i4 G/ o% R! |3 M  s7 \8 Z0 J) k1 W1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
. k( g& S4 W, V. C1 v
$ U8 ]' x: d! r" k6 _/ {3 E2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
2 n9 I: ~5 l" z4 f4 k# O' X
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer



0 S' {9 l% j. P+ i若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
8 T/ ~" e& r0 ~$ v
8 `( g8 _" o. ^" i5 y* k8 @) N請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了


# v8 h! \  {. L  j% T