加入T18 IOPAD之後 VSSE的gnd 會短路到所有port

DBL

大家好

在完成晶片的core之後要打上PAD去做靜電防護

- `4 P7 B; }% x) m但是我的VSSE PAD的接地端卻短路到所有AIN_18的port
5 m9 X' H9 f0 e" b
! I. m' v. {* L1 z造成LVS驗證顯示短路
7 S: v7 S) M3 I$ [) z6 Q% x6 L# A, _
# q+ Z9 w; A+ g% |. ]因為用的是TSRI給的library
, T- c, d; `3 b5 `5 B* {# k  u
8 n+ N5 P6 @) p, `發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的

而且製程檔中給的一顆範例layout我也跑不過LVS QAQ

是stream in 的時候就有問題了嗎?

請問有人有遇過類似的問題嗎 謝謝大家