CIC類比IC競賽決賽-電路除錯求救

tp6djpzj4

今年參加CIC競賽決賽遇到一些問題，想請教專家意見。
            
這是今年決賽的電路圖，為6bit log DAC，使用0.35um製成，工作電壓3.3v。
, q' F, w& G" \( z) Z8 c2 k+ d初始時會對63C充電至2v，再利用C減少63C儲存的電荷，最後用Buffer輸出。
' @% h; Q0 F& E0 Z0 H& Y
% V" n& [$ |3 t" y
! ^' X" Z% E6 x9 b$ _2 T              
/ R1 H  k4 }+ P  `8 c8 H這是時序圖，CLKb為CLK的反相訊號。
參數規格要求DNL<0.5 LSB，在比賽時確認有達到標準，但成績公布時DNL參數卻大於0.5 LSB。
0 d. T+ [* B% }4 a1 `以下是成績複查的結果
) u1 U& R. m. @         
0 h) ^5 j  U7 L) V5 k在63個DNL數值中，前62個都正常，但為什麼在最後一點突然超標，
實在想不出哪裡出錯，拜託各位專家高手替我找出問題。
  Q0 h9 j/ e" T. v- l+ P

; F+ t$ t4 u* a0 n( d; A

fordayever

如果確認63C及C charge sharing的結果都符合預期
可以看看Output buffer的input range足夠嗎?

YMCK

想請問樓主是比full custom的嗎