有關ERC的錯誤問題

dan_chung_89

請問一下當ERC 出現"Gate with no path to labeled net." 錯誤訊息，是哪一方面的錯誤。

bowbow99

代表poly 沒接到東西!
如果是這樣!LVS應該不會過才對！

. _  g7 C6 s% |% U, [如果RD說要放poly當成Dummy來使用！
- i" y+ v/ v* k. o" G就請RD來決定要忽略錯誤還是不要放poly當Dummy！

dan_chung_89

HIGHLIGHT出現的地方是在IO上的MOS電容
PMOS的Gate接到VSS
NMOS的Gate接到VDD
但在MACRO電路上所使用的MOS電容卻不在這ERROR裡
; G0 W- G  @  i' g% S! G不明白差異點為何，謝謝。

l690527

都有接上
那看看 是不是  command  file
  P) ]; {1 R) g$ j; K: k5 _) R7 BERC  check  的 power ground  沒給
還是定義上的問題
沒碰過  等高手~

bbok7979

M1         2         VINP         1         1         1
M2          3         VINN         1         1        
3 g% W& `$ R+ w0 H# cM11         1        VBIAS1        AVDD        AVDD       
                   .
                   .
& V' o1 n& Z. h                   .
- j% T' l7 b! O/ {                   .
0 l! u: c( N) D$ i9 W1 N  G1 b. e& f                   .
M7        VOUTN        VBIAS2        4        4       
M8        VOUTP        VBIAS2        5        5       
M9        4        VBIAS1        AVDD        AVDD       
2 l% m( G" X- S, N9 nM10        5        VBIAS1        AVDD        AVDD       
- O) l8 R9 R0 W
: ~' s$ k8 `! S( Q  L電位始終都錯在 M1 M2 M7 M8 這些cell = =?
麻煩大大指點迷津

GGUANG

ERC  check  定義上的問題

blackcorrupt

給五樓 LVS command file 搜尋 VARIABLE POWERVAR 在後面宣告你有錯誤的電位即可