IC Layout外包需求

frankie0315

[好康相報] IC Layout外包
7 f3 h9 u! D- E0 I2 e
dear all ,
- y; S2 v3 ~7 C: x9 O
8 Q% [& x( P7 J" {請問有誰有接ic layout外包案件 ,

目前需求 2位駐場人員, 時間為 11月中至明年一月底.
+ @' [" o* G4 p) b0 S  f- D
需要進廠支援, 若是有相關的訊息煩請提供.

請各位幫幫忙

5 ]+ e. E8 b" R: w& `thanks
; @" R& [7 b# Z, }+ h
7 A9 Z- [( z$ y7 E, j* |5 Q  ~6 uFrank

ranica

模拟版图工程师
! [# n: x3 Y7 Q' a9 Q0 e6 [公      司：A famous IC company
工作地点：苏州

5 d2 v2 {3 f1 o( A职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.
9 J0 ^; O" k, r3 b. {! e
" N& l7 }+ L9 F$ A5 G. `/ w* i) w职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
. W4 Z5 w7 }$ W- Y1 x! \+ X6. 一年以上模拟版图设计经验

ranica

数字版图工程师
( ^" q" Z. x0 b# s- }& U2 I. j公      司：A famous IC company
$ j. \& m1 y! ^工作地点：苏州
4 ?. b6 I) g: T" U; z
/ C3 c+ N5 N( k  V职位描述
; `6 |' u: ~8 V工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
) U: ?/ v9 k  \. s0 j, I9 s5 T
职位要求:
! Z$ n# A' i1 f1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
, f, c3 `8 ~1 T9 q7 L8 x4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
公      司：A famous European IC company
* n$ }. K; L% q1 ^+ ^. |! ^工作地点：上海

- D, M! g4 z1 {3 a! s. NJob description  
- layout of analog building blocks  
, \: B9 p3 d5 g8 q/ s+ s7 a8 O- place & route of digital circuits  
% X1 w* e/ }0 K9 k- floorplan and toplevel layout  
- bond sheet assembly  
* E3 x+ N  f: _! {  T0 h; {- layout verification and finishing  
0 ?: |2 _0 K! F. ?, g- coach junior engineers  
2 Z/ Z0 a( ^5 u2 L6 g# ^
5 \, g- C2 W4 ~Required knowledge competencies and attributes  
: P' v: \! V' v: p- master or bachelor degree in microelectronics  
& h3 P7 W5 P; r. e& C- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
+ \3 P7 B% i# a; {- experience in full layout flow  
; G$ ]. H. M$ I. Q9 @' W+ `- experience with Cadence/Mentor based tool chain  
: @# p+ i! f7 _" Z, ?# D. S3 a- very good communication skills  
- flexibility and good capacity for team work  
- foreign languages: English, German (not a must)

ranica

FAE
8 p/ ]. s3 W4 Q6 n9 H公      司：NO.321-A Semiconductor Company
- H2 |# e" N! M4 V& m工作地点：厦门
, S" U, F5 U) Q3 e, K( v' Y
岗位职责：
  l* X* x) g- `# S3 R( u$ H1、协助市场部参与芯片的定义、评估和市场推广
9 ?% J' G) q+ q" D: Z* T8 G2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
, N0 w6 b  a) U& I8 n+ d4、重要客户的项目设计及协助电源产品的生产
& V0 U3 X0 j% Q6 [- {9 @3 G7 H( \) g5、代理商的 FAE 培训及管理
. F" @$ ?: `$ u- d8 g6、完成销售部申请的 Demo 板

任职要求：
1、大专及以上学历，计算机及电子、通讯等相关专业毕业
+ K2 L1 Y5 G: s  d  `1 b2 F2、在开关电源领域2年以上工作经验
0 q$ Q* D$ M# y/ U6 U/ g  _3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
% D. p" c" v3 M" v( H* r4、能熟练应用Layout、电路仿真等相关的计算机软件
5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
6 B5 h& n! b; X3 Z3 O6 s6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
4 e" W' g/ h1 F& s* A4 ~公      司：A famous IC company
- Q' Y4 [& W" I/ t, i1 A  M  T工作地点：苏州
; V7 o4 H: \+ V3 U$ i: i+ z6 o
" |7 L( i% x7 I. W+ T职位描述
# o* D) G8 ]6 d& c. ?% j0 k7 o工作岗位: 模块级模拟电路版图设计,包括物理验证.

职位要求:
, T# h- N2 ?, @7 H" J! _1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
7 }4 X4 ~$ V2 {* J/ i! x3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
% a9 Z% K8 w; n1 i4 [% v5. 学历本科或以上
6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
公      司：A famous IC company
% G5 X7 r7 `. {9 s/ E工作地点：苏州
! `4 g- D7 D8 H
- `5 H& O7 ~3 }! S职位描述
7 b! F8 `, v; _9 x工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
% t0 ^, ]$ F, L! F
职位要求:
# k( L- }& K4 F0 G( J1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
' l9 T7 Y' o6 K' N3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
3 s, X! b7 {$ m) z( P0 o( t7. 两年后端工作经验

jcase

【專案詳細】       
- j* B& t* H9 s# t+ R
7 l! Y& }1 e0 I讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！
, N! V& J( f% j. e$ h$ x+ {
1 H  w% E9 K) V( z1 ~2 ]1 T1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
2.配合時間：2014/5/1 ~2014/5/30
3.配合地點：以台北縣市為主，因方便討論
2 V. Y% h5 L% R  i7 s8 @+ o4.專案預算：依接案方報價
0 l$ K7 _- p  p5.注意事項：       
2 X3 t% W# {* {) g9 @) w4 p3 V( U
【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
0 F- G7 r6 y( U' d% Y, r0 l7 z% B
" R$ F: P$ [1 i2 l7 K. D詰鎧科技
細拓科技
摩爾科技
! r1 ~( o6 G6 z; T7 y雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer

6 o' [" Z% n0 i5 x0 Y3 i1 R公      司：one famous IC company
工作地点：上海

. y! N5 L/ |: L; G6 r. z9 J$ t8 jJob Requirements:  
6 \' J) p8 o+ v. h8 a2 T1 B-Work with circuit designers to build physical design floor-plan;  
-Complete the physical layout design with the constraints of circuit design requirements;  
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
* q8 [0 M0 z2 E: p- j-Use the advanced technologies to improve layout design quality and efficiency.  
* x8 n1 G- [, X: i
Qualifications:  
-College degree (or above) in Electrical Engineering or other related engineering field;  
-At least 4 years experience in layout design field with rich tapeout experience;  
-Good understanding of basic electronic principles dealing with circuit and layout design;  
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
-Prefer experienced in PLL and IO design  
6 ^! F' b. v1 x, _- n# X5 H-Patient, A good team player, Good communication skills;  
* w& l$ u0 O0 n/ a6 W; q, Q-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
  B5 E: f0 ~! R1 f5 j. }* j3.設計某些特定類型的電路
4.自動佈局佈線功能
; m* j. x8 C- N" a, }: }5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
+ q" D. n  y' i6 v# O* W6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號
9 @7 d! K7 j  }7 B# b
1 P8 Z6 ]" s) [' b( R( d; ]
合作面議。能者與意者請email研發簡歷與chip123聯絡。