TSPC DFF 與 一般DFF(INV+TG) 問題

i100179398

各位前輩大家好，小弟最近在研究D Flip-flop 的比較

環境設定:   a.90nm process
* l- x, }: l- V: D( b4 v                b.clk = 1Ghz
                c.hspice model
$ t& \5 O- e9 }2 q2 f5 i  r                d.接成除二電路
: L$ f6 Z  C2 k; D' t* f) ]0 W, W
- T5 w/ J- o" ^; X( i1 ~5 C想請問幾點問題
8 n4 k- H* o3 T: f9 Q
1.兩架構測出來的動態power，為什麼TSPC會比一般DFF小(clk=1Ghz)
2 Y# c/ A/ s  e3 {8 l# Z
  理論上來講,TSPC為動態邏輯，動態POWER應該會大很多才是
* n, I! V6 m- ^( R- A% e+ Z
　把tspc DFF 拉高(3Ghz) 才會大於一般DFF的動態power (1Ghz)

  F$ p+ q/ o& z' J* x9 M- D- v  a& z2.TSPC還有甚麼缺點？(動態power大很多)

　優點是速度快、delay小、只需一個clock、電晶體數量少（面積小？）

  、靜態power小

5 C+ ?# `) x+ A/ N3.既然速度快，power可以藉由電晶體擺法改善，

& u: |- k, d* ?0 @1 I為什麼到目前為止沒有Standard cell 可以使用呢?

, L( R3 R5 A* t$ S+ C4 H
  m  m. X8 ~$ o! I* W9 J; w) e5 f感謝大家回答!!

a619willy

請問一下動態power是怎麼算出來的

nic8862000

一般DFF晶體管數目與tspc比怎麼樣？一般DFF會為可靠性增加反相器緩衝器，晶體管數目不同