PSRR的Avdd為+db.....!?

a7893657

大家在測PSRR都習慣將OP接成unit-gain形式，並在vdd加入AC去simulation，
但這樣是否僅能看整體PSRR，卻沒發現其實Avdd其實很大，只是被Av所抑制掉而已，
例如PSRR=60dB，其實Avdd=20dB，Av=80dB，
6 C2 L4 z5 B7 f& w9 m4 L在這Avdd已經是+dB，這是否代表無論PSRR多少，vdd的1mv擾動對vout已經是相對1mv的輸出...

* }5 L* k4 F; Q3 c& g7 qhttp://bbs.innoing.com/attachmen ... 0lz&nothumb=yes
小弟引用跟PO文樓主一樣的架構，
當然在two-stage的PMOS有加入米勒電容MC去補償，
. v8 v& z2 }, M但卻simulation +dB的Avdd，讓小弟非常不解，
4 p0 f/ ^) z+ f: B7 c9 z& v2 LAvdd為+dB是對的嗎!?
. A- d( ?2 ]  F請求各位大大見解與賜教

a7893657

引用下面這篇文章
http://bbs.innoing.com/frame.php ... %26highlight%3DPSRR