|
商周出版一本書: π型人:職場必勝成功術,,
/ l8 i+ d- q4 }! ?: ~裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」
4 e- _9 X- ^8 K- b4 l4 K9 O* s: }; O
在IC Layout世界裡, 小弟的解釋為: * A. q, d! E" y1 J; |& J. Y
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)# R% v- f( x3 U+ o3 r; S
另外再學習和本身工作的前、後,也就是上下游相關的知識.7 t/ n1 |5 l* `, Y& d
例如:IC設計和 晶圓製程或 CP測試; c; P$ s4 `( F; D% @
9 ?& k0 C" D3 P; Q2 {5 L. X(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?) ) n8 t5 H! t4 [7 K
隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
9 M) f% v9 B; z% I3 V- R8 Z! Y1 W* T# H- O s
學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
1 \8 q7 `+ _; v, n: b. H+ r! v學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
% _4 `" E8 J: X: [而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化9 f$ A# p8 g: r' [0 D
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
/ p1 B4 S! h' p& w" ~! |% L( O/ N8 [4 m# T& y
所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
) [ ?$ |# v; E( c3 S必然可以脫離 「像是在 做工ㄉ感覺得,, 」
5 V m. Y( l' `5 I. S( t6 E! b1 P2 q9 f5 x7 a q$ e7 `6 Q
共勉之~ |
|