ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！

vic · 發表於 2012-3-6 06:29:41

ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？
知道答案的大大，請為小弟解答一下，謝謝！

glacialwang · 發表於 2012-3-7 11:30:38

基本上接PAD的部分會比較大讓其具有較大的表面電阻讓靜電電流走比較深層

despair · 發表於 2012-3-7 11:34:07

本帖最後由 despair 於 2012-3-7 11:37 AM 編輯

如針對source與drain面積大小不同進行討論，主要原因為抗ESD電流的衝擊。
會有大小面積的差異，來因從PAD來的信號多會有ESD damage的問題。

S/D若接點看到的是從PAD接過來的信號，該接點除了co to poly之間會有較大的rule外
也會多層silicide bloak增加通道表面阻抗讓ESD電流走well這部份，用來抵抗ESD電流避免oxide or gate poly遭到破壞。

這只是相關ESD guidelines的一小部份，若要全盤了解還需要多查資料～加油。

vic · 發表於 2012-3-8 15:11:20

謝謝兩位大大的解答...
意思都差不多，我大概能了解了...
至於多一層silicide這部份，是指多加一層RPO嗎？
謝謝！

despair · 發表於 2012-3-9 09:37:33

部分foundry是叫做RPO，或者又叫做SAB
不同晶圓廠都有不同的稱呼

towner · 發表於 2012-3-9 09:41:02

看了还是一头雾水,没看太明白

klim · 發表於 2012-4-20 11:17:57

我的ESD防謢電路中，MOS的Source與Drain的SCG及DCG都有加長,
SCG約為DCG的一半，HBM可過+/-8KV, 但MM只能過+/-300V,
有做delayer, 發現是死在source與poly的介面, 請問為什麼？
知道答案的大大，請為小弟解答一下，謝謝！

bowbow99 · 發表於 2012-4-29 16:54:08

看一次看不懂..看第二次
看第二次~不懂還是不懂~等遇到才知道

		自動登錄	找回密碼
密碼			申請會員

[問題求助] ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！