lvs dummy忽綠問題

jack846972

各位版大好 有個問題困擾小弟很久了
9 K  G: G6 O7 N9 o0 O3 Y/ \在layout做dummy時 已將D,G,S,B
( W; J0 U! j, K, l接在一起，而lvs就還是顯示錯誤!!
是只能在.SP裡把DUMMY考慮進去嗎?
還是有其他的方法?

motofatfat

有阿 卡利博 中  利用 unuse filter 設定 把
- N) H! q/ k1 O+ F& zDGSB 的MOS 接一起的
RES 2端　接一起ㄉ
9 Y  F# z* m7 a! D( g; O0 F( ECAP 2ＰＩＮ　接一起的
過濾掉

leo911759

我推想你或許是浮接而已。
7 |& L- M  x9 }) F- F/ Y( p
接在一起後請把他接到附近Guard Ring的電位。
- c# R; t! ~" T! Z  v; V: H; u, U
' s8 i' C6 X% w. l& S) L2 c1 p抑或是附近MOS的Body端。

+ C7 X7 M( _" G這樣LVS就不會看到那顆MOS了

lchuang

D、G、S、B接在一起的話，接線要接到MOS的B也就是substract......

並不是單單的空接就好，另外就請你自己在cdl檔加上那些dummy MOS吧~~~

laohuchiren

[/quote][quote]我推想你或許是浮接而已。
. }# E8 l% W+ V8 {$ V0 V. X
接在一起後請把他接到附近Guard Ring的電位。
* L9 M; d4 m. j# e' i! C4 \
抑或是附近MOS的Body端。
8 d: i1 T8 S' {, @& D
+ g  g% r9 W2 I/ b2 Q8 }這樣L ...
[size=2][color=#999999]leo911759 發表於 2012-2-8 03:58 PM[/color] [url=http://bbs.innoing.com/redirect.php?goto=findpost&pid=167181&ptid=11825581][img]http://bbs.innoing.com/images/common/back.gif[/img][/url][/size][/quote]
這樣子接和浮空接哪種好一些呢？有什麽原因嗎？

leo911759

事情是這樣的，要首先了解LVS工作原理。
! A' m$ b# ~9 Z2 r( q1 H7 m
2 z# q. Q+ G3 y. T0 ^; a8 N2 D+ YLVS是將schematic轉成netlist，將layout轉成netlist。
  f8 L8 J- `8 D2 o3 @8 y
5 r- I4 a4 \$ X2 L2 i; y7 U再將兩個netlist進行比對。

7 a' S* S( T2 l浮接Dummy Cell的layout轉成netlist會有Dummy Cell以及浮接的節點。

這在比對下，LVS就找不到在schematic中有匹配的元件。
8 M/ Q4 B+ W2 K8 V, {+ j/ P
而全部接在一起在接地或接BIAS，
2 ]: n  I  _( a& d' s: `3 s: f7 y9 `
就像是電阻、電容或是其他元件節點都接在一起一樣，會視為看不見。

omp61205

在LVS中SETUP OPTION裡有一個GATE的選項裡面有關於使用DUMMY排錯的問題把他勾選
LVS就可以過了  不過的原因是因為LVS偵測到他浮接了

yjie62

有学习一个知识点不错

liu.leon

????奇怪ㄟ~~板大發文說"在layout做dummy時 已將D,G,S,B接在一起，而lvs就還是顯示錯誤!

從沒說浮接阿!!!  
" \+ K- R+ ^9 G
: M3 O+ f  D$ _. g, B' d" ]+ r在LVS command file 加
5 q- k# A7 b' o7 w! E2 hLVS FILTER UNUSED OPTION AB
# H2 A/ q' t# ]* V
就可以囉