電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
) P2 @( c8 ^3 h$ o% {* }9 {工作地点：深圳

主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
8 Y5 N0 w! Z3 C. i6 m6 l2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
5 `1 _7 M0 A; |+ w4.能够独立完成数据库的转换、协助有关部门进行流片
  |$ T# r# q6 m* u1 v
招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
8 O; s' C& f+ d- f3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
, L* Q1 V$ _8 ?- b# X) J" O公      司：A famous IC company
工作地点：北京
5 {9 w" w# T, M' i( ?
! R0 B; d0 q5 y: [* b/ z- K( q5 X3 TPosition Summary:  
( l5 |9 g" N$ M# T9 V' _- FSoftware Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
! _0 P# G8 T7 `8 t! \3 A
7 j* ?8 W' D$ j0 x  fMinimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
, |& f9 u" y/ N/ vExperience in numeric results post-processing such as graph, contour plots
& [4 p& M1 I) HKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
3 \# k& k* |# ~Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
* e& P* A' r' t$ @  n  ?; `% q公      司：A famous IC company
( K! u4 S8 r& r# q# p工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
. z& e% ^; q! n7 C0 f3 Q
职位要求:
! W0 E# E7 p1 x3 ^# i+ q1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
. _3 P2 L# g* U2. 有数模混合芯片物理集成经验.
8 c, t3 B$ `3 u' q3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
" I. U/ H, V: i, l2 \6. 学历本科或以上
7. 两年后端工作经验